11.1雙穩態觸發器11.2時序邏輯電路11.1雙穩態觸發器雙穩態觸發器是組成時序邏輯電路的基本單元電路，其輸出端有兩種可能的穩定狀態：０態或１態。按邏輯功能可分為ＲＳ觸發器、ＪＫ觸發器、Ｄ觸發器和Ｔ觸發器等。１１．１．１基本ＲＳ觸發器將兩個與非門的輸出端、輸入端相互交叉連接，就構成了基本ＲＳ觸發器，如圖１１．１．１（ａ）所示，圖１１．１．１（ｂ）所示為它的邏輯符號正常工作時，Ｑ和的邏輯狀態相反。通常用Ｑ端的狀態來表示觸發器的狀態。當＝0時，稱觸發器為０態或復位狀態，當Ｑ＝１時，稱觸發器為１態或置位狀態。下面分四種情況來討論觸發器的邏輯功能。（１）設觸發器原狀態為０態，即根據觸發器的邏輯圖，Ｑ＝０送到門Ｇ２的輸入端，從而保證了；而送到門Ｇ１的輸入端，與共同作用，又保證了Ｑ＝０。因此觸發器仍保持了原來的０態。設觸發器原狀態為１態，即送到門Ｇ１的輸入端，從而保證了Ｑ＝１；而Ｑ＝１送到門Ｇ２的輸入端，與共同作用，又保證了因此觸發器仍保持了原來的１態。可見，無論原狀態為０還是為１，當均為高電平時，觸發器具有保持原狀態的功能，也說明觸發器具有記憶０或１的功能。正因如此，觸發器可以用來存放一位二進制數。（２）當ＲＤ＝０時，無論原來Ｑ的狀態如何，都有所以觸發器置為０態。因而端稱為置０端或復位端。觸發器置０后，無論變為１或仍為０，只要保持高電平觸發器保持０態。（３）無論的狀態如何，都有Ｑ＝１，所以，觸發器被置為１態。一旦觸發器被置為１態之后，只要保持不變，即使Ｄ由０跳變為１，觸發器仍保持１態。端稱為置１端或置位端。（４）無論觸發器原來狀態如何，只要同時為０，都有不符合Ｑ和，為相反的邏輯狀態的要求。一旦Ｄ由低電平同時跳變為高電平，由于門的傳輸延遲時間不同，使得觸發器的狀態不確定。據此得到基本ＲＳ觸發器的邏輯狀態表，如表１１．１．１所示。在圖１１．１．１（ｂ）所示的邏輯符號中，輸入端靠近方框處畫有小圓圈，其含義是負脈沖置位或復位，即低電平有效。也有采用正脈沖來置位或復位的基本ＲＳ觸發器，其邏輯符號中輸入端靠近方框處沒有小圓圈。基本ＲＳ觸發器，雖然具有記憶和置０、置１功能，可以用來表示或存儲一位二進制數碼，但由于基本ＲＳ觸發器的輸出狀態受輸入狀態的直接控制，使其應用范圍受到限制。因為一個數字系統中往往有多個觸發器，有時要求用統一的信號來指揮各觸發器同時動作，這個指揮信號叫“時鐘脈沖”。有時鐘脈沖控制的觸發器叫可控觸發器。１１．１．２時鐘控制的ＲＳ觸發器時鐘控制的ＲＳ觸發器及其邏輯符號如圖１１．１．２所示。后面兩個與非門Ｇ１、Ｇ２構成基本ＲＳ觸發器；前面的兩個與非門Ｇ３、Ｇ４組成控制電路，通常稱為控制門，以控制觸發器翻轉的時刻。Ｃ為時鐘脈沖ＣＰ輸入端，為直接復位端或直接置０端，為直接置位端或置１端，它們不受時鐘脈沖ＣＰ的控制，端線處的小圓圈表明低電平有效，因此不用時應使其為１態。由圖可見，當ＣＰ端處于低電平，即ＣＰ＝０時，將Ｇ３、Ｇ４封鎖。這時不論Ｒ和Ｓ端輸入何種信號，Ｇ３、Ｇ４輸出均為１，基本ＲＳ觸發器的狀態不變。當ＣＰ端處于高電平，即ＣＰ＝１時，Ｇ３、Ｇ４打開，輸入信號通過Ｇ３、Ｇ４的輸出去觸發基本ＲＳ觸發器。下面分析ＣＰ＝１時觸發器的工作情況：Ｒ＝０，Ｓ＝１，Ｇ３輸出低電平０，從而使Ｇ１輸出高電平1，即Ｑ＝1；Ｒ＝1，Ｓ＝0，這時將使觸發器置０；當Ｒ＝Ｓ＝０時，Ｇ３、Ｇ４的輸出全都為1，觸發器的狀態不變。但當Ｒ＝Ｓ＝１，Ｇ３、Ｇ４的輸出均為０，違背了基本ＲＳ觸發器的輸入條件，應禁止。因此，對時鐘控制的ＲＳ觸發器來說，Ｒ端和Ｓ端不允許同時為１。一般用Ｑｎ表示時鐘脈沖到來之前觸發器的輸出狀態，稱為初態，Ｑｎ＋１表示時鐘脈沖到來之后觸發器的輸出狀態，稱為次態。根據上述分析可列出時鐘控制的ＲＳ觸發器邏輯狀態表，如表１１．１．２所示。時鐘控制的ＲＳ觸發器在ＣＰ＝０期間，無論Ｒ和Ｓ如何變化，觸發器輸出端狀態都不變。而在ＣＰ＝１期間，若Ｒ或Ｓ發生多次變化則會引起觸發器狀態的多次變化。而邊沿觸發器的狀態變化只發生在時鐘脈沖的上升沿或下降沿時刻。１１．１．３ＪＫ觸發器ＪＫ觸發器是一種功能比較完善，應用極為廣泛的觸發器。不同的內部電路結構具有不同的觸發特性，可以用邏輯符號加以區分。圖１１．１．３所示為ＣＰ下降沿觸發的ＪＫ觸發器的邏輯符號。它有一個直接置位端一個直接復位端兩個輸入端Ｊ和Ｋ，Ｃ端為時鐘脈沖輸入端，靠邊框的小圓圈代表下降沿觸發，即ＣＰ＝１時，觸發器輸出狀態不變，ＣＰ由１跳變為０時，觸發器輸出狀態依據Ｊ和Ｋ端的狀態而定。若Ｃ端處無小圓圈，則表明在ＣＰ的上升沿觸發。表１１．１．３所示為ＪＫ觸發器的邏輯狀態表。

由邏輯狀態表可知，ＪＫ觸發器的邏輯功能為（１）當Ｊ＝０，Ｋ＝０時，時鐘脈沖觸發后，觸發器的狀態不變，即如果現態為１，時鐘脈沖觸發后，觸發器狀態仍為１態。若現態為０，時鐘脈沖觸發后，觸發器狀態仍保持０態。也即Ｊ和Ｋ都為０時，觸發器具有保持原狀態的功能。（２）當Ｊ＝０，Ｋ＝１時，無論觸發器原來是何種狀態，時鐘脈沖觸發后，輸出均為０態；當Ｊ＝１，Ｋ＝０時，時鐘脈沖觸發后，輸出均為１態。即Ｊ、Ｋ相異時，時鐘脈沖觸發后，輸出端同Ｊ端狀態。（３）當Ｊ＝１，Ｋ＝１時，時鐘脈沖觸發后，觸發器狀態翻轉，即若原來為１態，時鐘脈沖觸發后，觸發器狀態變為０；若原來為０態，時鐘脈沖觸發后，觸發器狀態變為１態。也即來一個觸發脈沖，觸發器狀態翻轉一次，說明它具有計數功能。此時，觸發器從邏輯功能上可稱為Ｔ′觸發器，Ｔ′觸發器在每來一個脈沖時，翻轉一次。Ｊ＝Ｋ時的觸發器從邏輯功能上可稱為Ｔ觸發器。當Ｔ＝０時，每來一個脈沖時，觸發器保持原來狀態；當Ｔ＝１時，每來一個脈沖時，觸發器翻轉一次。為了擴大ＪＫ觸發器的使用范圍，常常做成多輸入結構，各同名輸入端為與邏輯關系。１１．１．４Ｄ觸發器Ｄ觸發器也是一種應用廣泛的觸發器。圖１１．１．４所示為Ｄ觸發器的邏輯符號。Ｄ為輸入端，為直接置位端，為直接復位端，在ＣＰ的上升沿觸發（若Ｃ端有小圓圈，則表示下降沿觸發）。表１１．１．４所示為其邏輯狀態表。１１．２時序邏輯電路電路在某一時刻的穩定輸出，不僅與當前的輸入有關，還與電路過去的狀態有關，把這種電路稱為時序邏輯電路。在結構上，時序邏輯電路除包含組合邏輯電路部分外，還包含存儲電路（鎖存器或觸發器）。計數器就是一種典型的時序邏輯電路，是用來累計輸入脈沖數目的邏輯部件。在數字邏輯系統中，需要對輸入脈沖的個數進行計數或對脈沖信號進行分頻、定時，以實現數字測量、運算和控制。因此計數器是數字系統中一種基本的數字部件。計數器的種類很多，按計數脈沖的作用方式可分為異步計數器和同步計數器。按計數的功能可分為加法計數器、減法計數據和可逆計數器。按進位制可分為二進制、十進制和任意進制計數器。二進制計數器是指在輸入脈沖的作用下，計數器按自然態序循環經歷２ｎ個獨立狀態（ｎ為計數器中觸發器的個數），因此又可稱為模２ｎ進制計數器，即模數：Ｍ＝２ｎ。計數器可以由ＪＫ或Ｄ觸發器構成，目前廣泛應用的是各種類型的集成計數器。１１．２．１計數器計數原理及基本電路

圖１１．２．１所示為由Ｄ觸發器組成的異步計數器。它的結構特點是：各級觸發器的時鐘來源不同，除第一級時鐘脈沖輸入端由外加時鐘脈沖控制外，其余各級時鐘脈沖輸入端與其前一級的輸出端相連。各觸發器動作時刻不一致，所以稱為異步計數器。每來一個時鐘脈沖，Ｄ觸發器（邏輯功能等同于Ｔ觸發器）狀態翻轉一次。下面分析它的工作過程。

由于外加時鐘脈沖接第一級的時鐘脈沖輸入端，因此每來一個時鐘脈沖的下降沿，觸發器Ｑ０的狀態翻轉。當Ｑ０由１變０時，Ｑ１才翻轉，其他情況下Ｑ１均不變。同理，只有當Ｑ１從１變為０時，Ｑ２狀態才翻轉。假設計數器初始狀態為Ｑ２Ｑ１Ｑ０＝０００，第一個時鐘脈沖的下降沿到達后，電路由０００翻轉為００１。當第二個ＣＰ下降沿到達后，計數器由００１翻轉為０１０，……，依此類推，經過８個計數脈沖后，計數器狀態又恢復為０００，即完成了一個計數循環，得其狀態表如表１１．２．１所示。由表可見，該電路是一個異步三位二進制加法計數器。由以上分析可得出如下結論；（１）三級觸發器組成的計數器，經８個計數脈沖，計數器狀態循環一次，所以又稱為八進制計數器（或稱模８計數器）。因而，ｎ個觸發器串聯，可組成模數為２ｎ的計數器。（２）每來一個ＣＰ脈沖，計數器的狀態加１，所以叫加法計數。若將三個觸發器按圖１１．２．２所示的方法連接，則構成異步減法計數器。其工作過程請讀者自行分析。

由上述分析可知，要構成異步二進制加法或減法計數器，只需用具有Ｔ功能的觸發器構成計數器的每一位，最低位時鐘脈沖輸入端接用來計數的時鐘脈沖源ＣＰ，其他位觸發器的時鐘輸入端則接到與它相鄰低位的Ｑ端或

端，是接Ｑ端還是

端，應視觸發器的觸發方式和計數功能而定。如果構成加法計數器，且觸發器為下跳沿觸發，則相鄰低位作由１到０變化時，其Ｑ端正好作比它高一位觸發器所需的由１到０跳變的計數脈沖輸入，因此該位時鐘脈沖輸入端應接相Ｑ端；如果構成計數器的觸發器為上跳沿觸發，則剛才的加法計數器變為減法計數器，減法計數器變為加法計數器，具體工作過程請讀者自行分析。

異步計數器的優點是結構簡單，缺點是各觸發器信號逐級傳遞，需要一定的傳輸延遲時間，因而計數速度受到限制，為此可采用同步二進制計數器。為了提高計數器的工作速度，可將計數脈沖同時加到計數器中各個觸發器的時鐘脈沖輸入端，使各觸發器的狀態變換與計數脈沖同步，再將各輸入端適當連接，ｎ個觸發器就可組成模數為２ｎ的同步加減計數器或十進制計數器。

十進制計數器是在二進制計數器的基礎上得出的，用四位二進制數來代表十進制數的每一位，所以也稱為二—十進制計數器，使用最多的是８４２１ＢＣＤ碼十進制計數器。采用８４２１ＢＣＤ碼，要求計數器從００００開始計數，到第９個計數脈沖作用后變為１００１，輸入第１０個計數脈沖后，又返回到初始狀態００００，即計數器狀態經過１０個脈沖循環一次，實現“逢十進一”。１１．２．２常用中規模集成計數器中規模集成計數器種類較多，使用也十分廣泛，它可分為同步計數器和異步計數器兩大類，通常的ＭＳＩ計數器為ＢＣＤ碼十進制計數器或四位二進制計數器，這些計數器的功能較完善，還可自擴展，如常用的集成同步四位二進制加法計數器有７４ＬＳ１６１、７４ＬＳ１６３、７４ＬＳ１９１、７４ＬＳ１９３；同步十進制加法計數器有７４１６０、７４ＬＳ１９０；異步四位二進制加法計數器有７４ＬＳ２９３；異步二—五—十進制計數器有７４ＬＳ２９０等。

７４ＬＳ２９０的引線端子圖如圖１１．２．３所示，７４ＬＳ１６１是同步的可預置四位二進制加法計數器，圖１１．２．４所示為它的引線端子圖。１．異步集成計數器７４ＬＳ２９０功能７４ＬＳ２９０是異步二—五—十進制計數器，Ｒ０（１）和Ｒ０（２）是清零輸入端，高電平有效；Ｓ９（１）和Ｓ９（２）是置“９”輸入端，其高電平使電路輸出狀態為１００１。清零和置“９”信號只要有效就可實現相應功能，不必等待時鐘脈沖，因而叫做異步清零和置“９”。ＣＰ０和ＣＰ１是它的兩個時鐘脈沖輸入端。引腳２和引腳６是空腳。只輸入計數脈沖ＣＰ０時，由Ｑ０輸出，為二進制計數器，計數狀態為０和１；只輸入計數脈沖ＣＰ１時，由Ｑ３Ｑ２Ｑ１輸出，計數狀態從０００開始加計數到１００，為五進制計數器；將Ｑ０端與ＣＰ１連接，輸入計數脈沖ＣＰ０時，計數狀態從００００開始加計數到１００１，為十進制計數器。２．同步集成計數器７４ＬＳ１６１的功能Ｑ３、Ｑ２、Ｑ１、Ｑ０為計數器輸出端，ＲＣＯ為進位輸出端；ＥＰ、ＥＴ為控制（使能）輸入端，為清零控制端，為預置控制端，Ａ０～Ａ３依次為數據輸入端的低位至高位。（１）“異步清零”。當時，使各觸發器清成零狀態，由于這種清零方式不需與時鐘脈沖ＣＰ同步就可直接完成，稱為“異步清零”。（２）“同步預置”。當且在ＣＰ上升沿時可將相應的數據置入各觸發器，由于將預置Ａ０～Ａ３數據置入相應觸發器Ｑ３、Ｑ２、Ｑ１、Ｑ０需有ＣＰ時鐘脈沖相配合，因此稱為“同步預置”。（３）保持。當且控制輸入端ＥＰ、ＥＴ中有一個為“０”電平，此時無論有無計數脈沖輸入，各觸發器的輸出狀態均保持不變。（４）計數。當計數器進行四位二進制加法計數。當同步計數器累加到“１１１１”時，溢出進位輸出端ＲＣＯ送出高電平。１１．２．３任意進制計數器的構成目前常用的計數器主要是二進制和十進制，當需要任意進制的計數器時，只能將現有的計數器改接而得。下面介紹兩種改接方法。以Ｎ表示已有中規模集成計數器的進制，以Ｍ表示待實現計數器的進制。若Ｍ＜Ｎ，只需一片集成計數器，如果Ｍ＞Ｎ，則需多片集成計數器實現。１．Ｍ＜Ｎ的情況在Ｎ進制計數器的順序計數過程中，設法跳過Ｎ－Ｍ個狀態，就得到了Ｍ進制計數器。實現狀態跳躍的方式有置零法和置數法兩種。

置零法適用于有置零輸入端的計數器，圖１１．２．５（ａ）所示為置零法原理示意圖。對于有異步置零輸入端的計數器，其工作原理為：設原有計數器為Ｎ進制，當它從全０狀態Ｓ０開始計數并收到Ｍ個計數脈沖以后，電路進入ＳＭ狀態。若將ＳＭ狀態譯碼產生一個置零信號加到計數器的異步置零輸入端，則計數器將立刻返回Ｓ０狀態，以跳過Ｎ～Ｍ個狀態而得到Ｍ進制計數器。由于電路一進入ＳＭ狀態后立即又被置成Ｓ０狀態，ＳＭ狀態僅在極短的瞬間出現，穩定狀態的循環中不應該包含ＳＭ狀態。而對于有同步置零輸入端的計數器，由于置零輸入端變為有效電平后計數器并不會立刻被置零，必須等下一個時鐘信號到達后，才能將計數器置零，因而應由ＳＭ－１狀態譯出同步置零信號。且ＳＭ－１狀態包含在穩定狀態的循環當中。置數法適用于有預置數功能的計數器，圖１１．２．５（ｂ）所示為置數法原理示意圖。置數法是通過給計數器重復置入某個數值來跳越Ｎ－Ｍ個狀態，從而獲得Ｍ進制計數器。置數操作可以在電路的任何一個狀態下進行。對于異步式預置數的計數器，只要的信號一出現，立即會將數據置入計數器中，而不受ＣＰ信號的控制，因此的信號應從Ｓｉ＋１狀態譯出。由于Ｓｉ＋１狀態只在極短瞬間出現，穩定的狀態循環中不應該包含這個狀態。而對于同步式預置數的計數器，的信號應從Ｓｉ狀態譯出，待下一個ＣＰ信號到來時，才將要置入的數據置入計數器。穩定的狀態循環中包含Ｓｉ。12.1概述12.2集成555定時器及其應用12.1概述在數字電路或系統中，時鐘脈沖信號用來控制和協調整個系統的工作。獲得這種矩形脈沖的方法有兩種：一種是利用多諧振蕩器直接產生；另一種是通過整形電路變換而成。整形電路又分為兩類：施密特觸發器和單穩態觸發器，它們可以使輸入波形的邊沿變陡峭，形成規定的矩形脈沖。為了定量地描述矩形脈沖的特性，經常使用如圖１２．１．１所示參數來表述矩形脈沖的性能指標，即：脈沖周期Ｔ———周期性重復的脈沖序列中，兩個相鄰脈沖間的時間間隔。頻率ｆ＝１／Ｔ———單位時間內脈沖重復的次數。脈沖幅度Ｕｍ———脈沖電壓最大變化的幅值。脈沖寬度ｔｗ———從脈沖前沿０．５Ｕｍ始，到脈沖后沿０．５Ｕｍ止的一段時間。上升時間ｔｒ———脈沖從０．１Ｕｍ上升到０．９Ｕｍ所需的時間。下降時間ｔｆ———脈沖從０．９Ｕｍ下降到０．１Ｕｍ所需的時間。上述幾個指標反映了一個矩形脈沖的基本特性。１２．２集成５５５定時器及其應用１２．２．１集成５５５定時器的電路結構與功能

５５５定時器是一個中規模數／模混合集成電路，應用它可以很方便地構成施密特觸發器、單穩態觸發器以及多諧振蕩器。５５５定時器產品型號繁多，但所有雙極型產品型號的最后３位數碼都是５５５，所有ＣＭＯＳ型產品型號的最后４位數碼都是７５５５。而且，它們的功能和外部引腳的排列完全相同。為了提高集成度，隨后又出現了雙定時器產品５５６（雙極型）和７５５６（ＣＭＯＳ型）。

圖１２．２．１所示為國產雙極型集成定時器ＣＢ５５５的電路結構和外引線排列圖。它由電壓比較器Ｃ１和Ｃ２、電阻分壓器、基本ＲＳ鎖存器、集電極開路的放電三極管ＶＤ和輸出緩沖級幾個基本單元組成。其中電壓比較器Ｃ１和Ｃ２的參考電壓ＵＲ１和ＵＲ２由電源ＵＣＣ經三個５ｋΩ電阻分壓給出。

從圖１２．２．１（ｂ）的外引線排列圖可知，定時器具有８個引出端：①接地端；②觸發端，即比較器Ｃ２的輸入端；③輸出端；④置零輸入端，只要在該端加上低電平，輸出立即被置成低電平，而不受其他輸入端狀態的影響，正常工作時必須使其處于高電平；⑤控制電壓輸入端，當該端懸空時，如果從該端外接電壓，則ＵＲ１＝ＵＣＯ，ＵＲ２

⑥閾值端，即比較器Ｃ１的輸入端；⑦泄放端；⑧正電源端。

由圖１２．２．１（ａ）可知，當ｕＩ１＞ＵＲ１、ｕＩ２＞ＵＲ２時，比較器Ｃ１的輸出ｕＣ１＝０（即低電平）、比較器Ｃ２的輸出ｕＣ２＝１（即高電平），ＲＳ鎖存器被置成０，三極管ＶＤ導通，同時ｕＯ為低電平。

當ｕＩ１＜ＵＲ１、ｕＩ２＞ＵＲ２時，比較器Ｃ１的輸出ｕＣ１＝１，比較器Ｃ２的輸出ｕＣ２＝１，ＲＳ鎖存器的狀態保持不變，因而三極管ＶＤ和輸出ｕＯ的狀態也維持不變。

當ｕＩ１＜ＵＲ１、ｕＩ２＜ＵＲ２時，比較器Ｃ１的輸出ｕＣ１＝１，比較器Ｃ２的輸出ｕＣ２＝０，故ＲＳ鎖存器被置成１，三極管ＶＤ截止，同時ｕＯ為高電平。

當ｕＩ１＞ＵＲ１、ｕＩ２＜ＵＲ２時，比較器Ｃ１的輸出ｕＣ１＝０，比較器Ｃ２的輸出ｕＣ２＝０，故ＲＳ鎖存器處于Ｑ＝

＝１的狀態，三極管ＶＤ截止，同時ｕＯ為高電平。這樣就得到了表１２．２．１所示的ＣＢ５５５的功能表。５５５定時器的輸出緩沖級是為了提高電路的帶負載能力而設置的。如果將ＶＤ的集電極輸出端ｕＯＤ經過電阻接到電源上，那么只要該電阻的阻值足夠大，ｕＯＤ將與ｕＯ具有相同的高、低電平。這一特點將在后續５５５定時器構成多諧振蕩器中被利用。５５５定時器能在很寬的電源電壓范圍內工作，并可承受較大的負載電流。雙極型５５５定時器的電源電壓范圍為５～１６Ｖ，最大的負載電流達２００ｍＡ。ＣＭＯＳ型５５５定時器的電源電壓范圍為３～１８Ｖ，但最大的負載電流在４ｍＡ以下。５５５定時器在儀器、儀表和自動化控制裝置中應用很廣。它可以組成定時、延時和脈沖調制等各種電路。１２．２．２５５５定時器構成施密特觸發器將５５５定時器的高電平觸發端和低電平觸發端連接起來，作為觸發信號的輸入端，就可構成施密特觸發器。電路如圖１２．２．２所示。

由于ｕＩ１和ｕＩ２是５５５定時器中電壓比較器的輸入端，而兩個比較器的參考電壓是不同的，當將ｕＩ１和ｕＩ２連接在一起時，ＲＳ鎖存器的置０、置１信號必然發生在輸入信號ｕＩ的不同電平。因此，輸出電壓ｕＯ由高電平變為低電平或由低電平變為高電平所對應的ｕＩ值也不相同。這樣就形成了施密特觸發特性。為提高比較器參考電壓ＵＲ１和ＵＲ２的穩定性，通常在ＵＣＯ端接一個０．０１μＦ左右的濾波電容。下面討論電路的工作原理，首先分析ｕＩ從０逐漸升高的過程：圖１２．２．３為圖１２．２．２電路的電壓傳輸特性。如果參考電壓由外接電壓ＵＣＯ供給，則不難看出這時通過改變ＵＣＯ值可以調節回差電壓的大小。ＵＣＯ越大，ΔＵＴ也越大，電路的抗干擾能力就越強。１２．２．３５５５定時器構成單穩態觸發器若以５５５定時器的ｕＩ２端作為觸發信號的輸入端，并將由ＶＤ和Ｒ組成的反相器輸出電壓ｕＯＤ接至ｕＩ１端，同時在ｕＩ１對地接入電容Ｃ，就構成如圖１２．２．４所示的單穩態觸發器。Ｒ、Ｃ為外接定時元件。在剛接通電源時，如果沒有觸發信號，ｕＩ處于高電平，那么穩定的電路狀態一定是ｕＣ１＝ｕＣ２＝１，Ｑ＝０，ｕＯ＝０。假定接通電源后ＲＳ鎖存器停留在Ｑ＝０的狀態，則ＶＤ導通使ｕＣ≈０，電容Ｃ上無電荷。故ｕＣ１＝ｕＣ２＝１，ＲＳ鎖存器保持Ｑ＝０的狀態，ｕＯ＝０將穩定地維持不變。如果接通電源后ＲＳ鎖存器停留在Ｑ＝１的狀態，這時ＶＤ一定截止，電源ＵＣＣ便經電阻Ｒ向電容Ｃ充電。當充至ｕＣ１由１變為０，使ＲＳ鎖存器置０。同時，ＶＤ導通，電容Ｃ經ＶＤ迅速放電，使ｕＣ≈０。此后由于ｕＣ１＝ｕＣ２＝１，ＲＳ鎖存器保持０狀態不變，輸出也相應穩定在ｕＯ＝０的狀態。因此，通電后穩態時電路應自動地停留在ｕＯ＝０的穩態上。當觸發脈沖的下降沿到來時，只要負脈沖的低電平值小于就使ｕＣ２＝０（此時ｕＣ１＝１），ＲＳ鎖存器被置成１，ｕＯ跳變為高電平，電路進入暫穩態。與此同時ＶＤ截止，ＵＣＣ經電阻Ｒ開始向電容Ｃ充電。當充至時，ｕＣ１變為０。如果此時輸入端的觸發脈沖已經消失，即ｕＩ回到高電平，ｕＣ２＝１，則ＲＳ鎖存器被置成０，于是輸出返回ｕＯ＝０的狀態。同時ＶＤ又變為導通狀態，電容Ｃ經ＶＤ迅速放電，直至ｕＣ≈０，電路恢復穩態。圖１２．２．５所示為在外加觸發信號作用下ｕＣ和ｕＯ相應的波形圖。輸出脈沖的寬度ｔＷ等于暫穩態的持續時間，而暫穩態的持續時間取決于外接電阻Ｒ和電容Ｃ的大小。由圖１２．２．５可知，ｔＷ等于電容電壓在充電過程中從０上升到Ｃ所需要的時間，因此得到通常Ｒ的取值范圍在幾百歐姆到幾兆歐姆之間，電容Ｃ的取值范圍在幾百皮法到幾百微法之間，則ｔＷ的范圍為幾微秒到幾分鐘。但必須注意，隨著ｔＷ的寬度增加，它的精度和穩定度也將下降。應當說明的是，這種單穩態觸發器電路對輸入脈沖寬度是有一定要求的，即觸發脈沖寬度要小于暫穩態持續時間ｔＷ。在實際應用中如遇到ｕＩ的脈沖寬度大于ｔＷ時，應先經微分電路將ｕＩ轉變成尖脈沖之后再加到電路的輸入端，如圖１２．２．６所示。

單穩態觸發器只有一個穩定狀態。其工作特性可歸結為如下三點：（１）單穩態觸發器有穩態和暫穩態兩個不同的工作狀態。（２）在外界觸發信號作用下，能從穩態翻轉到暫穩態，在暫穩態維持一段時間ｔｗ