實驗六 時序邏輯電路設計Ⅰ_第1頁
實驗六 時序邏輯電路設計Ⅰ_第2頁
實驗六 時序邏輯電路設計Ⅰ_第3頁
實驗六 時序邏輯電路設計Ⅰ_第4頁
實驗六 時序邏輯電路設計Ⅰ_第5頁
已閱讀5頁，還剩7頁未讀， 繼續免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

EDA課程實驗六時序邏輯電路設計ⅠEDA課組一、實驗目的：1、了解時序邏輯電路設計原理及特點；2、學習使用時序邏輯電路設計方法。二、實驗內容2、通過仿真軟件進行驗證仿真。

1、設計幾種典型時序邏輯電路系統；三、實驗原理時序邏輯電路：電路的任意時刻的輸出狀態不僅取決于該時刻的輸入狀態，還與電路的原狀態有關。所以時序電路都有記憶功能。組合邏輯電路∶∶存儲電路∶∶x1xnyny1q1qnpnp1y1=f(x1,…,xn,q1,…,qn)yn=f(x1,…,xn,q1,…,qn)：：時序電路狀態的改變只發生在時鐘邊緣觸發的一瞬間，該時刻的輸入決定輸出，其它時間都是由系統當前狀態決定。時序電路一般都是采用過程語句進行硬件描述，采用邊沿或電平觸發進行控制。常見的時序電路有各種觸發器、鎖存器、寄存器、移位寄存器、分頻器和計數器等。下面將對典型時序電路進行Vierlog設計。四、實驗步驟1、基本觸發器設計clkDDQn(當前狀態）Qn+1(時鐘有效沿輸入時對應d的輸出狀態）000clk010101111真值表D觸發器是時鐘上升沿觸發電路，只有上升沿到來時，觸發器狀態由輸入決定，其它時刻由系統狀態決定。一位D觸發器的Verilog描述moduledff(Q,D,clk);input

D,clk;outputregQ;always@(posedgeclk)begin

Q<=D;endendmodule基于以上D觸發器工作原理，可已采用如下Verilog描述程序：2、基本寄存器與鎖存器設計①寄存器設計：由觸發器組成，并帶有復位和置位等功能的器件，一般都是采用邊沿觸發寄存。帶異步復位

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業或盈利用途。
  • 5. 人人文庫網僅提供信息存儲空間，僅對用戶上傳內容的表現方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論