MHAC會

主板維修系列教材之一

PC

主

板

基

礎

知

識

順達電腦廠有限公司

Preparedby:yu.xia

REV：R03

2004.7.6

MHAC會

目金條

緒言..........................................................3

第一章重月您基磁..........................................3

第一^雷結橫原理.......................................3

第二ffS1十算檄^成部件.......................................5

第二章主板架情.............................................10

第一M5主板架橫概述.........................................10

第二官方主流主板架橫........................................11

第三章晶片^...............................................14

第一食方主晶片.............................................14

第二W5其他晶片.............................................16

第四章主板隆流

排.............................................20

第一^^流排概

述.............................................20

第二^主流隆流

排.............................................21

第三^^流排展

望.............................................29

第五章主流主板.............................................30

第一第概述.................................................30

第二^主流主板.............................................30

第三^主板比率交.............................................45

MHAC會

參考資料................46

緒言

言卜算檄槿^繁多，一般可分焉大型重月窗、小型重月窗以及微型重月窗。我憑一般所

口I兄的多篇微型重月倒，如桌上型霜月凝Desktop)、本雷：^(Notebook)等。造些

微型霜月輟廉泛用於日常的生活和工作中，其硬醴言殳言上和軟醴支援都是金^固人使

用，我年號耦之:B他［人重月窗(PC，PersonalComputer)。在不特別^明的情況下，本文所

1善的重月窗都是指微型霜月輟。

一臺重月窗(Computer)的主要部件集合在一起就是重月第的主檄，造些主要部件一般

系且裝在一現PCB(PrintedCircuitBoard，印刷雷路板)上。所以我耦道瑰吊目裝了重月第主

要部件的PCB:B主檄板，曾耦主板(MB，MainBoard)或母板(MB，MotherBoard)。

本文原理入手，主要^述常前主流主板的基本知^，封主板的樊展前沿

稍有涉及。其內容主要介貂重月窗主板的系且成、架橫、晶片系且(Chipset)和隆流排(Bus)。

第一章重月窗基磁

第一IB重月輟的結情原理

1.1重月圖基本^成：

一彳固重月輟系統按其原理由五彳固部分系且成：^算器、控制器、geif?、輸入^^、

輸出。

^算器：:a責資料的^算，遍輯判斷

:存儲原始資料，各槿命令和中urn吉果

控制器：根操事先系合定的命令裝出各槿控制資，控制^^系統的各他部件

輸入^^：原始資料和命令的輸入

輸出^：1十算結果或中(W資料的輸出

以上五彳固部分系且成了重月輟的硬醴部分

Miuc冬

1.2的基本結情：

在^^中基本上有刖在流勤，一槿是資料，即原始資料、中IW結果和程

式等，另一槿是控制命令。霜月皆五彳固系且成部分之^的結情以及資昌汛流勤模式如下》］1:

控制

控制控制信號

信號信號

數據數據

輸入設備運算器輸出設備

H1

1.3的工作原理：

重月輟的各系且成部分之IW如何工作？人給重月輟的各槿命令（即程式），以資料的形式

由言己憾醴送入控制器，由控制器^謾解碼接燮篇各槿控制信虢，控制輸入^^的獸

勤和停止，控制建算器迤行各槿建算和J遢理，控制1己1意醴的^和嘉，控制輸出^^

輸出結果等；在控制器的控制下，首先資料由輸入^^輸入到算器再存儲於鼠己惚

髓中，接著在建算J遢理謾程中，資料厚曬中^入建算器謹行^算，建算的中IW

結果要存於言田意醴中，或最彼由建算器^^出^^輸出。

1.4：

光有硬醴是什麼也做不了的，要重月輟正碓的建行以解決各槿IW題必需給它

褊制各槿程式。焉了遵行、管理和雉修甯月輟所褊制的各槿程式的^和就耦篇軟醴。

軟醴包括系統軟醴、鷹用軟醴、資料JW及資料JW管理系統。在此，我年號必需封系統

勒醴有所瞭解。系統軟醴是篇了使用和管理雷月窗的軟醴，系統軟If包括：

1.能被重月倒別的^言和它年號的麋編或解釋、編群程序。

2.雷月畿的盛控管理程式、就程式（Debug）、故障椀查和粉新程式。

3.程式）g（各槿本票型副程式的^和）。

/vfiuc會

4.作渠系統(OS'OperatingSystem)°

道些歉:醴根摞需要被存儲在重月輟系統的各他益己1意If中如ROM(唯^看己(tlf，

Read-onlymemory)'RAM(隨才鬃己［意if，Randomaccessmemory)、Register(寄存器)等。

第二IB甯月輟的余且成部件

2.1tf?算^^成模型：

在上^所^的重月第硬醴(Hardware)中，人年號往往把建算器、IclWIf、和控制器合

在一起耦:4第的主檄；而把各槿輸入輸出(I/OTnputOutput*殳借通耦;B重月窗的遇遏

言殳倩(Peripheral)。在主檄部分中又往往把^算器和控制器合在一起耦之篇中央慮理器

—CPU(CentralProcessingUnit)°

如Bl2所示的是重月第的^成模型，它是由CPU、iclISIf、介面重路余且成，通遇

三夕條隆流排(Bus)—位址隆流排(AB5AddressBus)，控制隆流排(CB5ControlBus)和曼

向資料隆流排①B，DataBus)來建接。

姬模型

2.2言十算檄系且成：CPU

CPU是一臺重月第的核心輿窺魂,:ft責整^的控制輿所有資料的^算。其內

部主要由三部分系且成：

/vfiuc會

1.內部寄存器障列用來寄存參典建算的資料或系且成寄存器封用來寄存資料的

位址。

2.累加器和算循亍避輯罩元是封資料迤行算循亍建算、避算的埸所。

3.指令寄存器指令解礁器和定日寺及各槿控制信虢的崖生雷路。它就相富於控制

器，把用戶程式中的指令翻群成一修修相愿的控制信虢，以一定的畤序褻出。

CPU內部同棣株用隆流排的結情，輿外部速接的隆流排包括位址隆流排，資料

隆流排和控制隆流排。CPU的工作效能很大程度上￥夬定於位址和瓷料隆流排的位元

寞以及工作的頻率。

2.3BEW

春己朦醴（Memory）分篇內部言由意醴和外部latlf，外部言己11If由輸入輸出控制器

展。內部言出意11主要包括RAM和ROM。

RAM?圈鬃己fm（Randomaccessmemory）°RAM裹面的資料可以隨檄的^和

M，但是只有在一定重屋供系合的情況下資料才可以保存，常失去供重畤資料符完全

丟失。我憑平常所^的言田意醴就是指RAM，是rt?算檄工作的暫存11域，主要存放

CPU所要慮理的資料。除此之外，匾於RAM的遢有Cache和CMOSRAM等。

Cache，高速^律福己IfIf，也叫^存，主要解決CPU到三己1意if停輸速度不匹配的

矛盾。CPU優言己料日寺速度比較^慢，因此CPU曾把使用頻率最多的資料

暫存在高速度的^律雅己鹿醴中以提高工作效率。Cache按其^^速度一般分焉雨敏：

LICache（一級系爰存）、L2Cache（二級半爰存）。目前的1十算器由於高度的集成化，Cache

一般都集成在CPU中，成:BCPU一彳固重要的性能參數。

CMOSRAM也是一槿可^^言出意醴，因其重路是用CMOS（互未甫型金匾氧化物半

醇If，ComplementaryMetal-Oxide-SemiconductorTransistor）情成而得名。它的主要作用

是存儲言卜算器的硬醴配置^^和用戶資如CPU的型虢，言己|意11的容量，外1殳的型

虢＞RTC（即日寺日寺，用戶密礁等。一般由霜池供霜以晨期保存^^。

ROM，唯^割意撤Read-onlymemory）。ROM裹面存的資料只供^出不可嘉，

是在生崖謾程中就已系堊固化了的程式，ROM保存道些程式不需要其他的外界支援，

由其物理特性支援。匾於ROM的有BIOSROM、EPROM等。

BIOSROM主要存得者著^^自檢程式一BIOS（基本輸入輸出系統，BasicInput

OutputSystem）。BIOS是優硬醴到戟醴引醇（Boot）fW的橘楔，主要包涵^檄上重自檢

/vfiuc會

程式、系統資殳置程式、系統獸勤自聚程式。

EPROM1重氯可褊程唯I熊己IWIf(ElectricallyProgrammableReadOnlyMemory)°一

般在重月窗中用來存得新票^性的資料如^路ID等。

2.4介面甯:路

隆流排CPU典|出意醴以及外官殳之iw瓷an的停送是通謾隆流排迤行的，每系且隆

流排一般都包涵位址、瓷料和控制三^^流排。CPU通遇位址隆流排定址-樊送位

址到言出意醴或外^，彳他^位址取得資料。位址隆流排越，可定址靶is越大。位址

隆流排是罩向的。資料彳筐和意醴到CPU和優外1殳到CPU之^的傅送是通遇資料隆流

排曼向停送的。資料隆流排是曼向隆流排。控制隆流排停送各槿控制信虢，有的是

CPU到看己itit和外官殳介面的，有的是由外1殳到CPU的。

隆流排控制器CPU輿三出意is和各槿外1殳之iw通謾隆流排停遮瓷an的方式是各

不相同的，每條且隆流排都由它的介面的重路來控制其工作方式，故我年號也把介面重

路也叫隆流排控制器。隆流排控制器其內部主要余且成有刖部分-控制部分和寄存器

部分。控制部分接收和褻出各槿控制信虢，控制隆流排中資料的正常停遮。寄存器

部分主要用來寄存和^^隆流排中停遮的資料。

DMA)直接言己1意11存取(DirectMemoryAccess)°早期的重月第輸入翰J出是通謾^算

器迤行的，在吉出意醴和I/O言殳借之^沒有信虢的直接聊槃，探用了隆流排結橫的微檄

系統中可以在三出意II和外^之IW直接迤行資的傅輸。道槿停輸方式的控制器就叫

DMA控制器。一般重月窗中有刖彳固DMA控制器，每彳固DMA控制器有四他通道，固定

分配系合不同的外^。在DMA工作模式下不需要CPU的控制和+一算，資料可以直接

在外言殳和言出意if之IW或外官殳和外官殳之IW傅輸，大大｝咸馨了CPU的工作負搪，提高重

月第的工作效率。DMA工作模式如U3:

CPU

MiTAC會

H3

如上BI，外1殳在需要DMA傅翰的畤候曾彝出一彳固DMAIf求信虢，DMA控制器

接到^信虢彳爰向CPU贊出隆流排控制^求信虢，在得到允^彳爰CPU曾樊出允福午隆流

排使用信虢，招隆流排的控制耀交系合DMA控制器，DMA控制器控制隆流排彳爰再贊

出DMA允^傅翰信號虎系合外^，^始DMA傅翰。DMA停翰一般用來傅翰大批量的資

料，如多媒醴的播放，瓷料的拷具等。

中斷(INTERRUPT)，曾罩地言兌中斷是一彳固謾程。道他I遇程可以由慮理器內外部硬

醴或歉:醴中斷指令引起，即由它儼J贊生中斷^求(IRQ，InterruptRequest)，CPU接到

中斷^求彳爰可以暫畤中止現行程式的軌行，醇去孰行^求中斷的那他外1殳或軟If的

中斷慮理程式，待慮理完^彳度又返回到被中止了的程式。

^^中斷有三彳固好慮：一、同步操作。CPU典低速外備殳交換資料畤曾浪費很多

畤IW去等待外！理資料，引入中斷彳爰CPU可以同畤命令多他外官殳同畤工作；二、

即疇慮理。封隨檄事件能及畤地回愿加妥善慮理。三、故障虞理。能隨畤樊現系統

中的各槿金昔^自行慮理。

中斷源，引起中斷的原因，或能褻出中斷申^的來源，耦焉中斷源。中斷源有

以下黑槿：

------般的輸入輸出系統。如維維、滑鼠等。

二、資料通道。如硬碟、軟黑檄等。

三、即畤畤。如tfE侍器吉卜畤已到曾褻出中斷申^。

四、故障源。

五、:式程式而^置的中斷源。

能^^中斷謾程的軟硬醴系統叫中斷系統。中斷系統由事I3馳勺中斷控制器來控

制。

ti■畤器鼾數器，在控制系統中常常要求有一些即日寺畤，以^現定日寺或延日寺控

制，如定畤中斷、定疇檢測、定畤描描等，也往往要求有能封外部事件言上數的母卜數

器。能^現定畤、言上數功能的控制器我n耦:B即畤^控制器—RTC(RealTime

Control)°RTC控制器具有3彳固通道，其中：

通道0用作勤憩言己愚醴刷新的定日寺；

MiTAC會

通道i作焉日期和日寺^的日寺^基型；

通道2用於揭磬器中的音彝生器。

畤^^生器我憑知道重月倒是在日寺月辰街CLK的統一控制下，一他Iff!拍一他|直行

拍的工作的。霜月窗中的一脩指令的功能^現，是揩道些功能^分成若干彳固最基本的

操作，1嗔序完成適些基本操作就^^了道修指令的規定功能。基本操作的完成是由

一些具有命令性^的月辰衡信虢控制重子至泉路各部件完成的。道些命令信虢的出現，

在畤!W上必需有殿格的先彳爰JIII序。道槿殿格的畤上的先彳爰J嗔序耦焉疇序(Time

Order)°

碓定畤序必須利用定畤信號虎。在雷月第中定畤信虢由畤^信虢CLK崖生。畤^信

虢CLK是由振謾器和畤^^生重路提供，它是重月窗一切操作的引一畤木票型和基本控制

信虢，是各槿命令月辰衡信虢和定畤信虢的月底衡源。我儼］耦CLK凌生重路篇畤^羥生

器或^合成器，它通謾封震謾器提供的基型頻率迤行分罪(輿倍頻，崖生各槿工作

頻率提供樂合主板的各彳固部件。

顯別於RTC崖生的即日寺畤，我儼耦CLK焉系統日寺^。

2.5外部^^

I/O可分:B三大^:資料表示言殳借、路通^言殳借、存鋸目殳借。

1、資料表示^^主要功能是在重月輟慮理器和用戶之停遮瓷。它主要包括滑

鼠(Mouse)、維維(Keyboard)、搖才旱、^示器(Monitor)、印表檄(LPT)等等。

滑鼠、維然和搖捍都匾於輸入^^，一般通遇平行介面(PIO)或串列介面(SI。)建

接主檄如PS/2介面、RS-232介面。^示器和印表檄匾於輸出官殳借。印表檄通謾加口

建接主檄。^示器分:BCRT除趣射小泉^像管和LCD液晶^示器雨槿。CRT通謾VGA

介面速接主檄，LCD通謾DVI介面速接主檄。

2、^路通^的功能是在慮理器^^遮資料。其^^繁多，包括各槿^

路和^路速接^^。

3、存^道事是指外官己朦醴。它的功能是作:B重月窗|出意醴盾次結情的一部

分，一方面搪負存信者重月畫彳爰借資料的任矜，一方面遢作:Bit存或作棠系統交換展的

一部分直接參輿重月窗的虞理。它主要包括磁片、光碟等。

磁片分篇雨槿，硬碟和歉:碟。硬碟由硬碟^勤器(HDD),^勤，通謾IDE介面速接

主檄。敕:碟由敕:碟器匾勤器(FDD滿國勤，通謾其事用介面速接主檄。

/vfiuc會

光碟分篇唯^光碟(CD-ROM)和可^^光碟(CD-R)。分別由其^勤器CD-ROM

Driver和CD-RDriver片國勤，通謾IDE介面速接主檄。

第二章主板架橫

第一直有主板架橫概述

|=|期^^功能比較軍一，結情也比敕曾罩>各彳固元件在主板上的分彳布是褐立的，

-I各他1外1殳的I/O控制器也是褐立寡用的。II著重月第技循i的樊展，CPU的慮理

能力和吉己意的存儲能力都來速樊展，外言殳的槿^越來越多。於是超大型稹n重路

技循i在^^中得到了廉泛的鷹用。它把原中^雄的重路和元件最大限度的集

成到了黑他晶片(Chip)內。女續CPU比作主板大月窗，那麼道黑他晶片系且成的晶片^

(Chipset)就是主板的神系圣。它憑在主板上的彳布局形成了一定的格局，道就是主板的架

W°

同檬的，主板也形成了一定的規格。最早的統一的主板規格:BAT板型，它最初

愿用於IBMPC/AT。AT型主板大小:B13x12英寸。II著重子元件和控制晶片系且

集成度的大幅提高，也相愿的推出了尺寸相封較小的BabyAT型主板結橫。BabyAT

大小:B13.5x8.5英寸。接下來Intel公司提出了新型主板結橫，它的彳布局是“橫”

板|殳晶十就象把Baby-AT板型放倒了遇來，道棣做增加了主板引出埠的空，使主板

可以集成更多的展功能，造就是ATX(ATexternal)板型。97年Intel公司又提出

了Micro-ATX板型的主板結橫，主要是通遇減少PCI和ISA插槽的數量來縮小主板

尺寸的。道雨槿板型是目前使用最廉泛的板型。

隨著新技彼i的不斷愿用，現有主板也符焉上謾畤。最近'Intel宣彳布了新的主板

規格BTX(BalanceTechnologyExtended)°BTX規格的主板能多旬在不櫻牲性能的

前提下做到最小的H稹。BTX規靶根摞^除需要的不同而表現出3槿檬式：才票型BTX

規靶尺寸才票型:B12.8x10.5英寸，MicroBTX燒靶尺寸1票型;B10.4x10.5英寸，Pico

BTX燒靶尺寸木票型焉8.Ox10.5英寸。

主板的規格雖隹然在不斷的燮化，晶片系且也代代更新，但主板的架橫郤黑乎沒有

太大的改建(至少彳怎外覲上看是道檬，常然晶片^的踵流排燒靶是日新月累的)。目前

的主板架橫大致有三槿：南北槁架情、中心加速架橫、整合型架橫。隨著新言殳借新

技循i的醇入，主板上晶片的不斷增加，整合度的增大，目前的主板架橫也面陶著新

MHAC會

的彳布局。

第二套有主流主板架橫

2.1南北槁架情

南北槁架情是一槿傅統的主板架橫，目前在^^本和低端的Desktop中有少量的

愿用。南北槁架橫的晶片系且由北槁晶片(NB，NorthBridge)和南槁晶片(SB，SouthBridge)

系且成。

北槁負責輿CPU的驕槃加控制言已11醴、AGP、PCI資料在北槁內部停翰。北槁

在主板上高隹CPU最近，主要起著CPU輿其他部件之^的槁楔作用而得名。

南槁主要負責I/O介面以及IDE的控制等，在外部官殳借和北槁之^起著槁楔

的作用，因速雕CPU而耦焉南槁。

南北槁架橫的最^著特徵是南北橘之IW通謾PCI隆流排速接，PCI隆流排同畤逮

作篇I/O介面，成;展外言殳的最主要的介面(Interface)。如［?4是南北槁架情的1鞘E

架情IB:

南北槁架情

MiTAC會

M4

2.2中心加速架情

由於PCI隆流排的停輸速率受到帶寞和墀i率的限制，成了南北槁架情的傅翰瓶

，於是各晶片系印敲商^^了各自南北槁之IW褐特的停翰隆流排，大大提高了主板

內部的停輸速率，道就形成了現在最流行的中心加速架橫。同畤有很多晶片^在停

統的北槁晶片中加入了111形慮理器（GPU'GraphicsProcessingUnit），就是相富於把以

前用AGPif展槽^展的II形資料骸示管理器（GDDM，俗耦^卡）內置到北橘中。而在

南北槁架情中由北槁控制的PCI隆流排穗而由南槁控制，相常於南槁外掛卜的一彳固官殳

借>事F號用來展外^。

中心加速架情的晶片系且因商的不同命名也各不相同，同畤因各彳固晶片集成的

功能略有不同而在架橫上也有所差昊。我憑以Intel的晶片系且篇例來介貂。Intel的晶

片系且以GMCH（GraphicsMemoryControlHub，Bl形副意If控制中心）取代傅統的北槁，

以ICH（InputOutputControlHub，翰J入輸出控制中心）取代傅統的南槁。在GMCH和ICH

之以一系且HubIS流排（也叫HubLink或Hubinterface）°結橫圈|如下：

中心加速架情

MiTAC會

2.3整合型架橫

主板架橫的樊展是優凌窗L輾序到井然有序，晶片的樊展是彳怎褐立分散到高度整

合的。晶片整合度越高，主板的官殳言踩且裝越曾罩，晶片的成本也曾降低。於是晶片

系且生羥摩商就翥最大可能的把晶片系且整合到一顆晶片中，由此就出現了整合型架情

的主板。

整合型架橫的主晶片基本上把傅統南北槁架情中的北橘、南槁、BI形慮理器晶

片整合在一起，包涵了道三他1晶片的所有功能。

整合型架橫的樊展意^是加大晶片整合度，提高主板內部工作效率。但因言殳吉卜

或其他原因，祭上整合型架橫的性能加未逵到頸期的效果。只是因主板系且裝曾罩

晶片成本低而在Notebook和移重力PC以及低端Desktop中有一些用。

生羥整合型晶片的摩商主要是SiS（矽統）公司，我憑以SiS的整合晶片篇例來^

^介貂整合型架橫的結橫III如下Bl6：

整合型架橫

H6

MHAC會

第三章晶片^

第一^主晶片系且

1.1晶片系且曾介

所需晶片系且就是把以前禊雄的重路和元件最大限度地集成在黑顆晶片內的晶片

系且合。它可以是一顆整合晶片，也可以是分成南北槁雨顆的分雕晶片。道裹所^的

北槁晶片和南槁晶片是指我年號沿用傅統，雪慣的把接近CPU的晶片耦焉北槁而把逮

高隹CPU的晶片耦焉南槁。

晶片^決定一現主板的性能和槽次。因焉晶片系且決定了典之匹配的CPU和言己It

醴型號虎以及所能建接的外部官殳借。在分雕晶片^中，以北槁焉主晶片，南槁焉典之

搭配的輔晶片。

目前主要的PC主板晶片系且生崖商有Intel'VIA、SiS、nVIDIA、Ali、ATI等。

我年明爵以現今主流的中心加速架橫的晶片系且也就是北槁和南槁來作:B主要介貂封

象。雎然各摩商的晶片系且命名各昇，南北槁之IW的速接技循亍也各有事;R，但北槁和

南槁的主要作用即分工大致相同。下面我年?就來分別介貂：

1.2北槁

晶片系且之所以通俗的耦:B北槁南槁是因:B它優象槁楔一棣架起資料停翰的通

道。北槁是資料流程通最大的一座槁楔。因篇任何要停翰的資料都必需通謾北槁到

，任何要虞理^算的資料都必需通遇北槁彳隹吉出意If中取得。北槁遢是一彳固

慮理中心，因篇大部分北槁都集成了111形慮理器，所有要^示的圈1形資料都由北橘

慮理輸出。

北槁有畤被人耦篇四埠控制器。它提供了四彳固建接介面(Interface)：典CPU建接

的FSB介面；典|出意醴建接的MBus介面；輿南槁速接的介面；輿［?形腹理器速接

的AGP介面或輿^示器速接的VGA介面。

北槁內部功能系且成模系且除了各他1介面的控制模系且遐有雨彳固主要的模系且：B2WIS

控制模系且和11形慮理模系且。

目前的北槁晶片有了打破傅統的局勢，如吉出意醴控制模系且集成到CPU中，或直

接提供接高速外官殳的介面如PCIExcess等。北槁的框架圈1如下I17:

MHAC會

北槁框架圈

<

cFSBinterface

>

Ri

Gtn

reMD

Ble

am=

ec圖形內存o<

r

yAM

Ie

A處理控制n=>m

t

ceo

pr

ADVfr

模塊模塊ay

Ic

me

a<

c

Cqe

SBinterface

A:AddressD:DataC:Control

R:RedG:GreenB:Blue

H7

1.3南槁

南稿在晶片^中雕然被耦焉ffi助晶片,但其碗片比北蝌雕得多。可以^除

了言己慮颼控制和a1形慮理之外，其繪的子系統和外^都由南槁來控制。

目前南槁提供的外^介面主要有：PCI介面、IDE介面、USB介面、AC97介面、

LPC介面、GPIO介面等。除了PCI介面之外,一般的介面都直接用來^展符合^介

面隆流排燒靶的^^。而PCI介面遢可以通謾不同的槁接器來^展其他不同IS流排

規靶的外^'如PCMCIA'IEEE1394等。

除了外^介面控制器模系且，南槁內部逮集成了重月輟的其他功能模^:DMA控制

器模^、中斷控制器(IRQ)模系且、系統管理(SMB)模系且、^畤器信十數器(RT。模系且、高

敏雷源管理(ACPI)模系且、CMOS模系且等。

南槁框架l?如下IB8:

Mime會

南槁框架圈

QADCgAD[C

U

GPIOinterfacePCIInterfaceS

B

i

n

f

Ne

r

BDMA中斷控SMBf

a

mc

-模塊制模塊模塊e

ADCe

r

f

aL

<^=>cRTCACPICMOSP

eC

模塊m

模塊模塊s

r

f

a

c

IDEinterfaceAC97interfacee

C

Iffl8

第二IB其他晶片

2.1SuperI/O晶片

SuperI/O，超級輸入輸出晶片。之所以耦之篇超級I/O晶片，是因篇它控制著重

月輟最基本的輸入輸出言殳借，如滑鼠、維黑、印表檄、描描器、、避激檄等。

SuperI/O一般通謾LPC隆流排或ISA隆流排典南槁速接。因其余塔^速度比較慢，

一般接低速的外^。

不同型虢的SuperI/O晶片提供的I/O介面稍有不同，最基本的介面有：

(Floppy)介面、PIO介面、SIO介面、PS/2介面等。

除了外官殳介面控制模系且外，SuperI/O晶片逮集成有一他聿交褸雄的系統功能模系且。

根摞型號虎的不同^模系且包涵的功能可能有主彳復位彝生(Rest)、供重正常(PG，Power

Good)信虢、供重排序及控制、SMBus的介面重IE醇換輿隔雕，以及扇速謾慢幸員警的

扇速盛控功能等。

MiTAC會

SuperI/O晶片框架［ffl如下119:

SuperI/O框架圃

AD/D

LPC/ISAinterface

oP

pS

p/

y2Mouse

FDDmi

n

-系統功能模塊r

ee

rr

tf

aa

cc

eeKB

SIOinterfacePIOinterface

DC

Game

2.2BIOS晶片

BIOS晶片是一果直存^著^^基本的輸入輸出系統(BIOS)程式的唯^^可擦除言己

I意醴晶片。它是主板上一最特殊也是最^^的晶片，它本身其^就是一彳固程式也

可以^是一彳固軟If，因焉它保存著控制重月輟^檄到作渠系統醇入的整彳固遇程的程

式。通俗地，BIOS晶片就是固化了戟的硬颼，耦之篇FW-Firmware,軟醴硬艘

相接合的“固件”。

BIOS程式由三部分系且成：上重自檢程式、系統瓷置程式、系統獸勤自

聚程式。

BIOS程式的主要功能包涵：PC榭見重自感POST，PowerOnSelfTest)、中斷

服矜、CMOS^置、系統自聚。

BIOS封重月第提供最低級的、最直接的硬醴控制，相富於重月窗硬醴輿軟醴程式之

iw的一座槁楔，:a^^檄畤螯寸系統的各項硬醴迤行初始化^置和測就,以碓保系統

MHAC會

能別正常工作。

曾軍地，常^^接通雷源彳及，BIOS符迤行橫瞬其內部所有直殳借的自橫，包括

封CPU、言己|意艘、唯1的己If醴、系統主板、CMOS|己|意艘、加行和串列子系統、軟

碟和硬碟子系統以及維黑迤行測就。自橫沏J就完成彳爰，系統符在指定的^勤器中尊

找作渠系統，加向福出意醴中裝入作棠系統。

BIOS晶片也是通遇LPC隆流排或ISA隆流排典南槁速接。BIOS系且成框架111如

下IB10:

BIOS框架圈

BI10

2.3H8晶片

H8是Notebook主板上事有的不可缺少的一顆晶片。在瞭解了BIOS和SuperI/O

之彳爰，我年號不轆理解H8的系且成。H8和BIOS一檬也匾於“固件”，在Notebook主

板上輿BIOS配合使用。不同的是H8除了存程式外遢具有其他管理和控制功能。

它的管理和控制功能相富於取代了SuperI/O的部分功能，主要有控制維維、滑鼠

（TouchPAD，斶摸屏）以及管理重源、橫祖II溫度、控制凰扇速度等作用。H8因：B同畤

具有道些控制作用）所以也叫KBDBIOS。

H8輿南槁建接的隆流排和BIOS典南槁速接的隆流排一檬>同:BLPC隆流排或

ISA隆流排。

2.4槁接器晶片

現代重月陶的外部言殳借槿^越來越多，而前面我年號所^的晶片和晶片系且大多只能

提供傅統的外官殳控制介面，篇了解決道他［冏題就出現了槁接控制器晶片，曾耦槁接

器。

Mime會

槁接器就是在一槿控制介面和另一槿控制介面之建立起-4固可以互相停遮瓷

料的槁才粱。或者^是把一槿隆流排傅遮規第辭事換:B另一槿燒靶的隆流排停遮方式。

槁接模型如H11：

槁接模型

B

IBBus

ABusn

-

e

橋接器r

f外設

a

c

Qe

Bl11

最常見的是PCI橘接器，如1394控制器、PCMCIA控制器等。1394控制器是把

PCI隆流排傅換焉IEEE1394隆流排，用來建接符合^^流排規輪的外^如1394硬碟

等。PCMCIA控制器是把PCI隆流排傅揆:BPCMCIA隆流排，用來速接符合

的PCCard外1殳如瓢*泉^卡等。如H12:

<=>PCMCIAPCBusIPCI

HI12

MHAC會

第四章踵流排

第一隆流排概述

1.1隆流排襟型

隆流排(Bus)是指重月第中多他1部件之公用的一條且泉，是若干互建信虢小泉的集

合，由它情成多低［部件IW的才票型瓷通路。

踵流排的繁多，按允^的資料停翰方向分，隆流排可以有罩向停翰隆流排

和曼向傅翰隆流排刖槿，曼向傅翰隆流排又可以分禹半曼工和全曼工。按瓷僖送

方式又可以分:B平行踵流排和串列隆流排。按用途分，又可以分篇事用隆流排和共

用隆流排。按資料小泉的寞度分，遢可以分焉8位、16位元、32位元隆流排等。在道

裹我年號按傅統招隆流排分篇雨槿：一、內部隆流排。也叫主隆流排(HostBus)或國域

隆流排(LocalBus),如速接CPU的前端隆流排(FSB5FrontSystemBus),速接言己I意醴

的存信者踵流排(MemoryBus)等°'I/OIS流排或者能外部隆流排。I/O系統通遇I/O

隆流排輿^^建接。

I/O系統中，1/。言殳借的數量和是不斷燮化的，焉了遹鷹造槿建化'I/01W

介面和隆流排/殳言上者必須遵循一定的I票型迤行踵流排和I/O言殳借介面目殳引-。本票型是一

些指厚互聊的規輪，可以^^方面的言殳言十者分別工作，而又能言殳^!■出互相相容的裝

置。隆流排才票型的形成大致有三槿途彳空：

一是由某些重月窗家首先提出，隨彳爰逐漸被其他重月窗商使用而形成的被大家

接受和公言忍的所耦事^才票型，如IBM-AT隆流排、ISA隆流排。

二是如果踵流排足多句成功，由隆流排事利創始人提出建^，符其隆流排規輪由

事家給予技優帝和修改，迤而被才票型化系且微如CNSI或IEEE探用而納入II家或閾

E祭襟型。

三是由事家小系且在才票型化系且^的主持下彳於事^^和制言丁隆流排才票型的工作，才票

型以一槿自上而下的方式普及，如PCI等。

1.2I/O隆流排彝展概述

重月窗技彼i可以^是日新月昊>在重月窗中有重要地位的I/。技循亍也沒有停止前迤

的步伐，不遇相較其他窗技循亍來i^，I/。技循詞J要骸得冷靜得多。自優IBMPC冏

世至今，員隹然期屣了包括MCA、VESA等在內的多槿隆流排規格，但優整醴來

MiTAC會

看，大致只^^了ISA和PCI隆流排刖彳固喀段。2002年7月23日，PCI-SIG正式公

彳布了PCIExpress1.0規IS，才森吉著第三代I/O技循亍，也就是3GIO的冏世。

如下H131票示了三代隆流排的贊展史：

AGP'

EISA>

PCI-X>

MCA>

>PCIEXPRESS

VESA)

Others">

------xJ

1980's1990's2004's

ffl13

1.3隆流排列表

表1中列出了目前主板上的大多數隆流排

第二主流隆流排

2.1PCI隆流排

最早的PC隆流排是IBM公司1981年在PC/XT重月窗探用的系統隆流排，被耦焉

/vfiuc會

PC隆流排或者PC/XT踵流排，位元寞8bit。1984年IBM推出基於16-bitIntel80286

慮理器的PC/AT，系統隆流排也相愿地Jg展:B16位，加被耦呼:gPC/AT隆流

排。而:B了IBMPC相容的遇遏/殳借，行渠內便逐漸硅立了以IBMPC隆流排

燒輪:B基碘的ISA（工渠才票型架才篝：IndustryStandardArchitecture）18流排。

ISA隆流排是PC隆流排的始祖，隨彳爰出現了32位的EISA（ExtendedISA，^展

ISA）隆流排和VESAVLB（VESALocalBus,由VESA的一槿11域隆流排）隆流

排。ISA隆流排由於停翰速率遇低、CPIH占用率高、估用硬中斷資源等，在PC'98

燒靶中就^始放粢了ISA隆流排，目前的主板不再提供封ISA介面的支援。EISA也

是由於速度有限,在遢沒成篇才票型踵流排之前，在20世系已90年代初的日寺候，就齊合

PCI隆流排給取代了。

PCRPeripheralComponentInterconnect）周遏言殳借互建隆流排。1992年Intel在彝彳布

486慮理器的同畤提出了32位元的PCI隆流排。彳爰由PCI-SIG余且^制定和贊彳布其襟

津。最早提出的PCI隆流排工作頻率33MHz，停翰帶寞逵到了133MB/s（33MHzX

32bit/8），比ISA隆流排有了趣大的改善，基本上滿足了富畤慮理器的樊展需要。H

著封更高性能的要求*1993年提出了64-bit的PCI隆流排-彳爰來又提出把PCI隆流

排的頻率提升到66MHz。伺服器和中的高速硬碟和^路遹配器就傅移到了66MHz

/64位元PCI隆流排上，現在更是用上了PCI-X。

目前廉泛探用的是32位、33MHz的PCI隆流排。PCI隆流排是褐立於CPU的

系統隆流排，排用了貓i特的中^器官殳^，可^^示卡、音效卡、^卡