廖）而又農林希技大學電子技術基礎課程設計說明書基于multisim的數字電子鐘

設計與仿真基于multisim的數字電子鐘設計與仿真摘要數字電子鐘是一種利用數字電路來顯示秒、分、時的計時裝置，與傳統的機械鐘相比，它具有走時準確、顯示直觀，無機械傳動裝置等優點。隨著現代數字技術的發展，數字電子鐘廣泛的應用于各個生活生產領域，如時間程序自動控制、定時廣播、自動起閉路燈、定時開關烘箱、通斷動力設備等等。本次課程設計之一 電子時鐘設計，具有最簡單的計時功能及調整時間的功能。基于TTL集成電路和LED數碼管為核心，輔以必要的電路，構成一個簡單的數字電子時鐘。通過數碼管能夠準確顯示時間，時、分、秒，并且可以通過校正電路進行校時。本設計以multisim為仿真軟件，由虛擬元器件組成的數字電子鐘，它主要由振蕩器、時分秒計數器、校時電路、譯碼器、數碼管等幾部分組成。通過multisim的仿真，它可以實現時分秒的計時功能。關鍵詞：計數器；譯碼器；三五定時器；數碼管；multisim10.0TOC\o"1-5"\h\z一設計任務 51.1設計目的和意義 51.1.1設計目的 51.2任務和要求 5二系統設計 5\o"CurrentDocument"2.1數字鐘電路系統的工作原理： 52.2器件選擇 62.2.1器件表 6\o"CurrentDocument"2.2.2器件詳細介紹 72.3.3時分秒計數器的設計 10\o"CurrentDocument"2.3.4校時電路設計 122.3.5主體電路圖 13\o"CurrentDocument"2.4電路仿真測試 14\o"CurrentDocument"2.4.1基本功能測試 14\o"CurrentDocument"2.4.2校正功能測試 15三總結 17\o"CurrentDocument"3.1結論 173.2優點與不足 18優點 18\o"CurrentDocument"不足 183.3心得與體會 18\o"CurrentDocument"四參考文獻 18設計任務1.1設計目的和意義1.1.1設計目的熟悉集成電路的引腳安排。掌握各芯片的邏輯功能及使用方法。了解數字鐘的組成及工作原理。熟悉數字鐘的設計與制作。1.1.2設計意義數字鐘是一種利用數字電路來顯示時分秒的計時裝置，與傳統機械相比，它具有走時準確、顯示直觀，無機械傳動裝置等優點。隨著現代數字技術的發展，數字鐘廣泛的應用于各個生產生活領域。1.2任務和要求1.2.1任務本設計以multisim為仿真軟件，由虛擬元器件組成的數字電子鐘，它主要由振蕩器、時分秒計數器、校時電路、譯碼器、數碼管等級部分組成。通過multisim的仿真，它可以實現時分秒的計時功能。1.2.2設計要求準確計時，以數字形式顯示時分秒的時間。小時的計時要求為“二十四翻一”，分和秒的計時要求為60進位。校正時間。二系統設計2.1數字鐘電路系統的工作原理：振蕩器產生穩定的高頻脈沖信號作為數字時鐘的時間基準，輸出標準秒脈沖，秒

計數器計滿六十后向分計數器進位，分計數器計滿六十后向小時計數器進位，時計數器

按照“二十四翻一”規律計數。計數器的輸出經譯碼器送顯示器。計時出現誤差時可以

用校正電路進行校時，校分。數字時鐘電路

圖一數字鐘系統組成框圖2.2器件選擇2.2.1器件表表一器件明細表器件名稱器件個數器件參數器件標號SEVEN-SEG-COM-A65mA1.66v17447N62R115303R215254DGND15C2910nF6GROUND27VDD15V874LS04D39KEY=SPACE21074LS190411VCC25V12LM555C11374LS08D51474LS00D9152.2.2器件詳細介紹1）四位二進制進制加/減計數器74LS190VetACP鬲Qcc/臼邛Fi）c；i）

詞r~ir~i廣inr~in01 8BQe4咨IT的QdGND圖二74LS190引腳圖表二74LS190功能表CLK1S'LD'U'/D工作狀態x11x保持xx0x預制數上升沿010加法計數上升沿011減法計數2）二-五-十進制異步計數器74LS90圖三74LS90引腳圖如圖所示，74LS90是二-五-十進制異步計數器，QA，QB，QC，QD分別是脈沖輸出線。通過不同的連接方式它可以實現四種不同的邏輯功能，而且還可借助R01和R02對計數器清零，借助R9（1）和R9（2）將計數器置9。具體功能如下：a） 計數脈沖從INA輸入，QA作為輸出端，為二進制計數器；b） 若將INB和QA相連，計數脈沖有INA輸入QD,QC,QB,QA作為輸出端，則構成8421碼十進制加法計數器；c） 若將INA和QD相連，計數脈沖由INB輸入，QA,QD,QC,QB作為輸出端，則構成異步5421碼十進制加法計數器；d） 清零，置9功能；（1） 異步清零：當R01和R02均為“1”，R9（1）和R9（2）中有“0”時，實現異步清零功能，艮flQDQCQBQA=0000;（2） 置9功能：當R91和R92均為“1”，R01和R02中有“0”時，實現置9功能，即QDQCQBQA=1001;3）BCD-7段譯碼器/驅動器7447BCD-7段譯碼器/驅動器是數字集成電路如圖所示，用于將BCD碼轉化成數碼塊中的數字，然后我們就能看到從0?9的數字。譯碼器原理（7447）譯碼為編碼的逆過程。它將編碼時賦予代碼的含義“翻譯”過來。實現譯碼的邏輯電路成為譯碼器。譯碼器輸出與輸入代碼有唯一的對應關系。7447是輸出低電平有效的七段字形譯碼器，它在這里與數碼管配合使用，表1列出了7447的真值表，表示出了它與數碼管之間的關系。圖四7447引腳圖表三7447功能表LTRBIDCBABI/RBOABCDEFG顯示數字1x00011100111111x00101001001021x00111000011031x01001100110041x01011010010051x01101110000061x01111000111171x10001000000081x1001100011009xxxxxx01111111熄滅10000000111111熄滅0xxxxx100000008注釋：a、LT：試燈輸入，是為了檢查數碼管各段是否能正常發光而設置的。當LT=0時，無論輸入。，C，B或A為何種狀態，譯碼器輸出均為低電平，若驅動的數碼管正常則顯示出8。b、 BI：滅燈輸入，是為控制多位數碼顯示的滅燈所設置的。BI二0時。不論LT和輸入。，C，B或A為何種狀態，譯碼器輸出均為高電平，使共陽極數碼管熄滅。c、 RBI:滅零輸入，它是為使不希望顯示的0熄滅而設定的。當對每一位D=C=B=A=0時，本應顯示0，但是在RBI=0作用下，使譯碼器輸出全為高電平。其結果和加入滅燈信號的結果一樣，將0熄滅。d、 RBO：滅零輸出，它和滅燈輸入BI共用一端。兩者配合使用，可以實現多位數碼顯示的滅零控制。4）反相器74LS04如圖所示74LS04反相器是電子電路中簡單而重要的器件，它可以將高電平轉換成低電平，同時也可以將低電平轉換成高電平。圖五74LS042.3電路設計2.3.1總體思想：主體電路有功能部件或單元電路組成，在設計這些電路或選擇部件是，盡量選用同類型的器件，如所有功能部件都采用TTL集成電路或都采用CMOS集成電路，整個系統所用的器件應盡可能的少，下面介紹各功能部，與單元電路的設計。2.3.2振蕩器的設計振蕩器是數字時鐘的核心。振蕩器的穩定度及頻率的精確度決定了數字時鐘計時的準確程度。通常選用石英晶體構成振蕩器電路。石英晶體振蕩器具有頻率精確，振蕩穩定，溫度系數小的特點，可以滿足一般數字時鐘走時準確性的要求。一般來說，振蕩器頻率越高，計時精度越高。在電子手表中，常取的晶振的頻率32768Hz。在本次設計中，精度要求不是很高，所以選用有集成電路定時器555與RC組成的多諧振蕩器，振蕩頻率為1Hz。電路圖及參數如圖二所示VDDlLM555CM C4::WiRf:::I十G3 1■t~^GND 圖六555振蕩器2.3.3時分秒計數器的設計

分和秒計數器都是M=60的計數器，其計數規律為00—01 58—59—00…，選74LS190（單時鐘同步十進制加/減計數器電路）作為六進制計數器，74LS90（十分頻計數器）作為個位計數器，再將它們級聯組成模數M=60的計數器。分計數器育苗計數器原理相同，如圖三所示■L . 'CAU3U37CAU3U37是哭目能*：：是哭目能*：：1?!ag1!.■■!I-J§f-H■：<叵f-H■：<叵1.?唳:U12：::7447Nvcc2930，凈導罵畢3234下一級豚沖輸入IJ13A::?4LS00D?rt；|K|fa1M--=.景：?rulLJtU9：:74LS1!2930，凈導罵畢3234下一級豚沖輸入IJ13A::?4LS00D?rt；|K|fa1M--=.景：?rulLJtU9：:74LS1!U14：74LS90D'U38LA74L-S08D脈沖輸入圖七秒計數器及顯示電路2）時計數器時計數器是一個“二十四翻一”的特殊進制計數器即當時鐘運行到23時59分59秒時，秒的個位計數器再輸入一個秒脈沖時，數字時鐘自動顯示為00時00分00秒，選用兩片74LS190（四位二進制同步加減計數器）級聯而成。

□41$3q114&ili%P口日JA與￡旨***^LI1YCC0口fei—29U15□41$3q114&ili%P口日JA與￡旨***^LI1YCC0口fei—29U1574LS190N<工，，，?:，匕■U7r心"i」：m7447NU1674LSISliN31U22R74LS04DU2M74LSC8D圖八時計數器電路2.3.4校時電路設計當數字時鐘接通電源或者計時出現誤差時，需要校正時間。校時是數字時鐘應具備的基本功能。為使電路簡單，只進行分和小時的校時。對校時電路的要求是，在小時校正時不影響分和秒的正常計數，在分校正時不影響秒和小時的正常計數。校時方式有“快校時”和“慢校時”兩種，“快校時”是通過開關控制，使計數器對1Hz的校時脈沖計數。“慢校時”使用手動生產單脈沖作為校時脈沖。圖五為“校時”“校分”電路。校時控制功能表如表一所示。當校時脈沖采用分頻器輸出的1Hz脈沖，當S1或S2分別為“0”時進行“快校時”，如果校時脈沖由單次脈沖產生器提供，則可進行“慢校時”。開關S1或S2為零，

或為一時，可能會產生抖動，接電容可以緩解抖動。必要時刻將其改為去抖開關。.圖九校時校分電路表四校時開關功能表S2S1功能11計數01校分10校時2.3.5主體電路圖根據設計的主體思想和各部分電路，按照流向分級安裝，逐級級聯，每一級指組成數字鐘的各功能電路。注意事項：級聯時如果出現配合不同步，或尖峰脈沖干擾，引起邏輯混亂，可以增加邏輯門來延時，如果顯示字符變化很快，模糊不清，可能由于電源電流的跳變引起的，可在集成電路器件的電源端加退耦濾波電容。經過糾正設計方案中的不足之處后，聯出總體邏輯電路圖，如圖十所示

744FH￡EeEE!i!UTj如2共百U3T447NUB7+4TN?E5 JiU10T447Hi■ iui-i7447N■aiiud-iI&==：a一 ?c=--：*.-PT744FH￡EeEE!i!UTj如2共百U3T447NUB7+4TN?E5 JiU10T447Hi■ iui-i7447N■aiiud-iI&==：a一 ?c=--：*.-PT111JI■rU2QA了41WWLIZTA，LC"U2?MF4LEi燦U1ATA1.S19U32A74LS0C&UTMLSdmui.U23A-<f-T4L5O4DU33AI|73L30flPJ23A'4LSi]DDTiLMDD11?iLiJH1=>0DAU3OAWL4DDIIL_MI?U3-IA74L3C4DU38A?d?SC：：■圖十數字鐘的主題電路邏輯圖2.4電路仿真測試連接好電路后進行仿真2.4.1基本功能測試兩個開關都接高電平，此時和分計數器正常計數。秒計數器計到59時，下一個脈沖到來時，分的各位加一。當分計數器計到59并且秒計數器計到59時，時計數器的個位加一。即當時鐘運行到23時59分59秒時，秒的個位計數器再輸入一個秒脈沖時，數字時鐘自動顯示為00時00分00秒，如圖所示*圖十一基本功能仿真測試2.4.2校正功能測試左開關接高電平，右開關接低電平時，可以對分計數器進行校正。右開關接高電平，左開關接低電平時，可以對分計數器進行校正。如圖所示圖十二基本功能仿真測試圖十三基本功能仿真測試三總結3.1結論在進行電路的設計中，遇到了很多的問題，設計振蕩電路時，由于電源和地的選擇不正確，導致數碼管無法顯示，設計顯示電路時，沒有注意數碼管是共陰還是共陽，導致連接錯誤。設計校正電路時，剛開始的門電路選用2V的CMOS系列，導致校正電路無法發揮作用。后改用74LS系列，電路才發揮作用，通過自己親身設計，熟悉了芯片的結構及掌握了各芯片的工作原理和其具體的使用方法。也鍛煉了自己獨立思考問題的能力和通過查看相關資料來解決問題的習慣。雖然這只是一次簡單的課程設計，但通過這次課程設計我們了解了課程設計的一般步驟，和設計中應注意的問題。3.2優點與不足3.2.1優點可以實現數字電子中的基本計時功能，并且增加了校正電路，在小時校正時不影響分和秒的正常計數，在分校