2023/2/61SemiconductorDevices第五章：MOS器件§5.1MOS結構及MOS二極管§5.2MOSFET的基本理論§5.3MOSFET的頻率特性§5.4MOSFET的擊穿特性§5.5MOSFET的功率特性§5.6MOSFET的開關特性§5.7MOSFET的溫度特性§5.8MOSFET的短溝道效應§5.9短溝道MOSFET2023/2/62SemiconductorDevices簡介MOSFET在半導體器件中占有相當重要的地位，它是大規模集成電路和超大規模集成電路中最主要的一種器件。MOSFET是一種表面場效應器件，是靠多數載流子傳輸電流的單極器件。它和前面介紹的JFET、MESFET統稱為場效應晶體管，其工作以半導體的場效應為物理基礎。與兩種載流子都參加導電的雙極晶體管不同，場效應晶體管的工作原理是以簡單的歐姆定律為根據，而雙極晶體管是以擴散理論為根據。雙極晶體管是電流控制器件，場效應晶體管則是電壓控制器件。與JFET和MESFET柵壓控制導電溝道截面積不同，MOS器件柵壓控制的是導電溝道的載流子濃度。2023/2/63SemiconductorDevices與雙極晶體管相比，場效應晶體管的優點是：（1）輸入阻抗高。一般為1010Ω的數量級，最高可達1013Ω，這有利于放大器各級間的直接耦合，且只需要很小的前級驅動電流，并可與多個FET并聯；（2）場效應晶體管的輸入功耗很小；（3）溫度穩定性好；因為它是多子器件，其電學參數不易隨溫度而變化。例如當溫度升高后，FET溝道中的載流子數略有增加，但同時又使載流子的遷移率稍為減小，這兩個效應正好相互補償，使FET的放大特性隨溫度變化較小；（4）場效應晶體管的增益（即柵的跨號gm）在較大漏電流條件下基本上不變化。而雙極晶體管的hFE（IC）在大電流下卻很快下降；（5）噪聲系數小，這是因為FET依靠多子輸運電流，故不存在雙極晶體管中的散粒噪聲和配分噪聲；（6）抗輻射能力強。雙極晶體管受輻射后非平衡少子壽命降低，故電流增益下降。FET的特性與載流子的壽命關系不大，故抗輻射性能較好；（7）增強型MOS晶體管之間存在著天然的隔離，可以大大地提高MOS集成電路的集成度。2023/2/64SemiconductorDevices場效應晶體管與雙極晶體管相比也存在一些缺點：（1）工藝環境要求高；（2）場效應管的速度比雙極晶體管的速度低等。2023/2/65SemiconductorDevices§5.1MOS結構的基本性質及MOS二極管1、基本結構和能帶圖

MOS結構指金屬－氧化物－半導體結構：半導體作為襯底，假定均勻摻雜； 氧化物一般為SiO2，生長工藝簡單，SiO2/Si的界面態密度<1010cm-2（單位面積界面陷阱數）； 金屬泛指柵極材料，不僅限于金屬。目前主要采用多晶硅或難熔金屬硅化物。2023/2/66SemiconductorDevicesSiO2metalsemiconductorSiO2SidOhmiccontactMOS二極管的結構圖

MOS二極管是重要的半導體器件，在半導體表面的研究中及其重要。VGND2023/2/67SemiconductorDevices理想MOS二極管的能帶圖2023/2/68SemiconductorDevices2、理想MOS二極管的定義：1）零偏壓下,能帶是平的。2）任意偏置下，二極管中只有兩部分數量相等但符號相反的電荷：半導體中的電荷和靠近氧化物的金屬表面上的電荷。3）在直流偏置下，氧化層中沒有載流子輸運，或者說氧化物的電阻無限大。2023/2/69SemiconductorDevices3、平帶電壓

在MOS結構中，金屬和半導體之間因功函數差而產生一定的固有電壓，并造成半導體能帶彎曲，如果金屬對半導體加相反電壓使之平衡其固有電壓，則半導體表面和體內一樣，能帶處處平坦。外加的能使半導體能帶是平的電壓稱為平帶電壓VFB。對于實際的SiO2/SiMOS二極管，在系統中有所謂的有效界面電荷，將在金屬和半導體內感應極性相反的電荷，是造成半導體能帶不平的另一個原因，這時，必須再加一個電壓才能使半導體中的電荷完全消失，能帶處處拉平。因此實際MOS結構，平帶電壓分為兩部分：

VFB=VFB1+VFB2。2023/2/610SemiconductorDevices（1）VFB1：用來抵消功函數差的影響其中，

相對于本征費米能級定義的半導體材料的費米勢。對于給定的MOS結構，即VFB1，決定于MOS結構所用的柵極材料和半導體摻雜濃度。

2023/2/611SemiconductorDevices多晶硅是一種十分重要的柵極材料，主要優點是能承受器件制作中的高溫過程。因此Poly－Si又可充當源漏區的掩模，得到沒有柵源交疊或柵漏交疊的自對準柵。對于多晶硅柵，應以多晶硅的費米勢表示，多晶硅作柵一般是高摻雜的，因此費米能級靠近導帶底或價帶頂的，此時

即，其中，p型取＋，n型取－。2023/2/612SemiconductorDevices（2）VFB2：用來消除有效界面電荷的影響

SiO2層內部及SiO2/Si界面存在電荷，基本分類：界面陷阱電荷，氧化物固定電荷，氧化物陷阱電荷和可動離子電荷。界面陷阱電荷Qit：歸因于SiO2/Si界面性質，并取決于該界面的化學組分，在SiO2/Si界面上的陷阱，其能級位于硅禁帶之內，和晶面取向有關。氧化物固定電荷Qf：位于SiO2/Si界面約30?范圍內，在表面勢大幅度變化時也不能充放電，Qf通常是正的，并和氧化、退火條件、Si晶面取向有關。氧化物陷阱電荷Qot：和SiO2的缺陷有關，分布在SiO2層內，和工藝過程有關的Qot可以通過低溫退火除掉大部分。可動離子電荷Qm：如Na＋等堿金屬離子，在高溫和高壓下工作時，它們可以在氧化層內移動。因此，在器件制造中，要防止可動離子的玷污。2023/2/613SemiconductorDevices為簡化分析，常假定它們都固定在SiO2/Si界面上，其面密度為Q0，對SiO2/Si系統，無論是p型襯底或n型襯底，Q0總是正的，在現代工藝水平下可低至10-10C/cm-2。Q0將在金屬和半導體中感應極性相反的電荷-Q0，因此必須在金屬上提供全部所需的-Q0，即除了，還有：電源的負極與金屬相連，Cox是柵氧化層的單位面積電容，

其中εox、dox分別為柵氧化層的介電常數和厚度。

2023/2/614SemiconductorDevices4、表面勢ΨS氧化層下的半導體表面通常簡稱表面。當柵對襯底的外加電壓VGB不等于平帶電壓VFB時，半導體將出現表面電荷層，在它之外的半導體內部都是電中性的，表面層上的電勢降落稱為表面勢ΨS，規定電勢降落的方向由表面指向體內，由此，表面電勢高于體內時，ΨS為正，反之為負。熱平衡時，表面處的電子濃度和空穴濃度用ΨS表示為：2023/2/615SemiconductorDevices5、電勢平衡和電荷平衡

一般外加柵壓VGB時，半導體表面將出現電荷，并有電勢降落。電勢平衡方程

其中VGB為柵襯底偏壓，ψox是柵氧化層上電壓，ψS是表面勢電荷平衡方程（電中性條件）

其中，QG是柵電荷，，QS為表面層電荷，Q0是有效界面電荷。單位為C/cm2。由于Q0是不變的，因此 2023/2/616SemiconductorDevices6、半導體表面狀態2023/2/617SemiconductorDevices積累:QmQS-dx電荷分布xE(X)電場分布靠近氧化層的半導體表面形成空穴積累積累情況下能帶圖及電荷分布2023/2/618SemiconductorDevices耗盡:EFVg>0EFEvEcEi電荷分布E(X)x電場分布xwQm-d2023/2/619SemiconductorDevices反型:2023/2/620SemiconductorDevices強反型:xwmQm-dQnQscChargeDistributionElectricFieldxE(x)

一旦反型層形成，能帶只要再向下彎一點點，對應于耗盡層寬度增加很小，就會使反型層內的電荷Qn大大增加，因此表面耗盡層寬度達到最大值Wm。2023/2/621SemiconductorDevices表面耗盡區－半導體內靜電勢為0，參考零點取本征費米能級Ei在半導體表面EFEiSemiconductorsurfaceECEvEgOxidexP-typesilicon2023/2/622SemiconductorDevices表面處載流子濃度為:

表面勢分為以下幾種：空穴積累(能帶向上彎曲)平帶條件空穴耗盡(能帶向下彎曲)本征狀態ns=np=ni反型(能帶向下彎曲)2023/2/623SemiconductorDevices表面勢列表

（P型襯底）φS柵壓表面載流子濃度表面狀態表面能帶φS0VG0nsn0,psp0空穴積累向上彎曲φS=0VG=0ns=n0,ps=p0

中性表現平帶φBφS0φBVG0ns

n0,psp0空穴耗盡向下彎曲φB=φS0VG=φB0ns=ps=ni本征表面向下彎曲(Ei與EF在表面相交)2φBφSφBVGφBnsps弱反型向下彎曲(Ei在表面內與EF相交)φS≥2φBVG≥2φBns≥p0ps強反型向下彎曲(Ei—EF)體內=(EF—Ei)表面2023/2/624SemiconductorDevices討論：（1）表面勢φS=0時，表面與體內的電勢相同，即為平帶條件。這是“表面積累”和“表面耗盡”兩種狀態的分界；（2）φS=φB時，Ei和EF在表面處相交，表面處于本征狀態。這是“表面耗盡”和“表面反型”兩種狀態的分界；（3）φS=2φB時，是“弱反型”和“強反型”的分界。2023/2/625SemiconductorDevices對于MOSFET來說，最令人關注的是反型的表面狀態。當柵偏壓VG0時，P型半導體表面的電子濃度將大于空穴濃度，形成與原來半導體導電類型相反的N型導電層，它不是因摻雜而形成的，而是由于外加電壓產生電場而在原P型半導體表面感應出來的，故稱為感應反型層。這一反型層與P型襯底之間被耗盡層隔開，它是MOSFET的導電溝道，是器件是否正常工作的關鍵。反型層與襯底間的P－N結常稱為感應結。2023/2/626SemiconductorDevices7、表面強反型條件反型使得能帶向下彎曲，當半導體表面處的本征費米能級Ei不是比費米能級EF低很多時，反型層中的電子仍然相當少，基本上和本征載流子濃度ni同數量級。這種情況稱為“弱反型”。為在表面形成實用的N型溝道，就必須規定一個實用的反型標準。一般人們常用的最好標準就是“強反型”條件（或稱“強反型”近似）。強反型近似認為：當外加柵電壓增加到某一值（VG0）時，能帶向下彎曲到使表面處的Ei在EF下方的高度正好等于半導體內部Ei在EF上方的高度。也就是說表面處N型層的電子濃度正好等于P型襯底的空穴濃度。這就是“強反型”條件。2023/2/627SemiconductorDevices和距離x的關系可由一維泊松方程得到。當半導體被耗盡，由積分泊松方程得表面耗盡區中的靜電勢分布：表面勢為:2023/2/628SemiconductorDevices強反型出現的判斷標準是:表面耗盡層最大寬度為：同時，2023/2/629SemiconductorDevices表面電荷和表面勢2023/2/630SemiconductorDevicesSi和GaAs最大耗盡區寬度Wm

與摻雜濃度NB的關系2023/2/631SemiconductorDevicesQmDepletionregionxw-d-Qn-qNAEFECEiEFInversionregionEvQSNeutralsregion

能帶圖(p-typesubstrate)反型時電荷分布2023/2/632SemiconductorDevices-d0wx電場分布-dv0vwx0電勢分布沒有功函數差時，外加電壓分為兩部分：2023/2/633SemiconductorDevices8、MOS二極管C－V特性

MOS電容定義為小信號電容，在直流電壓上疊加一小的交流電壓信號進行測量。2023/2/634SemiconductorDevices低頻電容

低頻或準靜態下，多子和少子能跟得上交變信號的變化，達到靜態平衡。P-type襯底積累：

2023/2/635SemiconductorDevices耗盡：

W2023/2/636SemiconductorDevices反型：wdm

一旦發生強反型，對應電容CSi增大，因此總電容將保持最小值，基本上就是Cox。2023/2/637SemiconductorDevices

低頻下，表面耗盡區的產生－復合率相等，或者比電壓變化快，電子濃度的變化能跟得上交變信號的變化，導致電荷在測量信號的作用下與反型層相交換，測量結果與理論計算相一致。

高測量頻率下，增加的電荷出現在耗盡區邊緣，反型層電荷跟不上交變信號的變化。2023/2/638SemiconductorDevicesP襯底MOS二極管的C-V特性曲線2023/2/639SemiconductorDevices2023/2/640SemiconductorDevices討論：（1）C－V特性是MOS二極管的基本特性。通過C－V特性的測量，可以了解半導體表面狀態，了解SiO2層和SiO2/Si界面各種電荷的性質，測定Si的許多重要參數（如摻雜和少子壽命等）。（2）對于n型襯底，只需適當改變正負號和符號，C－V曲線相同，但互為鏡像，且n型襯底MOS二極管的閾值電壓是負的。2023/2/641SemiconductorDevices§5.2MOSFET的基本理論MOSFET是一種表面場效應器件，是靠多數載流子傳輸電流的單極器件。對于微處理器、半導體存貯器等超大規模集成電路來說是最重要的器件，也日益成為一種重要的功率器件。這類器件包括：絕緣柵場效應晶體管（IGFET）；金屬－絕緣體－半導體場效應晶體管（MISFET）；金屬－氧化物－半導體晶體管（MOST）。2023/2/642SemiconductorDevices1、基本結構和工作原理N溝MOSFET的結構：在P型襯底上擴散（或離子注入）兩個N+區，左邊的N+區稱源區，右邊的N+區稱漏區，分別用S和D表示。兩擴散區之間的區域是溝道區。在溝道區的半導體表面熱生長一層二氧化硅薄膜作為柵介質。然后再在柵氧化層和源漏擴散區上制作金屬電極，分別稱為柵電極（G）、源極（S）和漏極（D）。在P型襯底上也做一個金屬電極，稱為襯底接觸，又叫第二柵極，用B表示。主要器件結構是二結之間的距離L；溝道寬度Z；柵氧化層厚度d；源漏結深度xj；襯底摻雜濃度NA等。在以后的討論中，都是把源電極作為參考電極，令其為零電位。一般情況下，源和襯底是短接的，故也取為零電位。

2023/2/643SemiconductorDevicesN型MOSFET的基本結構2023/2/644SemiconductorDevicesMOSFET的透視圖2023/2/645SemiconductorDevicesMOSFET的工作原理 使用MOSFET時，源端通常接地。當柵壓VGS=0時，源漏之間兩個背靠背的pn結總有一個處于反偏，源漏之間只能有很小的pn結反向漏電流流過。

VGS>0時，此電壓將在柵氧化層中建立自上而下的電場，從柵極指向半導體表面，在表面將感應產生負電荷。隨VGS增大，p型半導體表面多子（空穴）逐漸減小直至耗盡，而電子逐漸積累直至反型。 當表面達到強反型時，電子積累層將在源漏之間形成導電溝道。此時若在漏源之間加偏置電壓VDS，載流子就會通過導電溝道，從源到漏，由漏極收集形成漏電流。2023/2/646SemiconductorDevicesMOSFET能工作的關鍵是半導體表面必須有導電溝道，而表面達到強反型時才有溝道。閾值電壓VT

使襯底表面（半導體表面）強反型時所需加的柵壓VG稱為閾值電壓。當VGS>VT并逐漸增大時，反型層的厚度將逐漸增厚，導電電子數目逐漸增多，即反型層的導電能力增加，IDS將會提高，實現柵壓對電流的控制。漏源電壓保證載流子由源區進入溝道，再由漏區流出。2023/2/647SemiconductorDevicesMOSFET分類2023/2/648SemiconductorDevices2、非平衡狀態MOS二極管中，有柵壓存在時，金屬的EFM和半導體的EFp不再一致，EFM-EFM=-qVGB但因為沒有電流流動，半導體從表面到體內仍具有統一的費米能級，即仍處于平衡狀態。在MOSFET中，由于源漏分別與襯底形成pn結，器件工作時，源區、漏區及溝道具有相同的導電極性，因此漏區或源區pn結的反偏將導致表面溝道與襯底形成的pn結也處于反偏狀態，并流過一定的反向電流，所以溝道中載流子的準費米能級EFn與襯底的費米能級EFp分開，這就是MOS器件的非平衡狀態。2023/2/649SemiconductorDevices緩變溝道近似（GCA） 假定電場沿溝道方向的分量變化比垂直分量的變化要小很多，稱為緩變溝道近似。GCA在溝道長度L>>柵氧化層dox下成立，即對長溝道器件中基本適用，對短溝道器件必須慎重。2023/2/650SemiconductorDevices3、閾值電壓閾值電壓VT應當由三部分組成：（1）抵消功函數差和有效界面電荷的影響所需柵壓即平帶電壓VFB（2）產生強反型所需表面勢фS=2фB（3）強反型時柵下表面層電荷Qs在氧化層上產生的附加電壓，通常近似為2023/2/651SemiconductorDevices對NMOS，對PMOS，2023/2/652SemiconductorDevices上式中各參量符號對VGS（th）的影響MOSFET類型襯底材料型號φmsφBQBQOXVGS（th）N溝MOSFETP-+-+0(增強)0(耗盡)P溝MOSFETN--++0（增強）2023/2/653SemiconductorDevices在MOS集成電路的設計和生產中，VT的控制很重要。大多數應用中需要增強型器件（對于NMOS比較困難）。為了有效調節閾值電壓，常使用離子淺注入方法，即通過柵氧化層把雜質注入到溝道表面的薄層內，其作用相當于有效界面電荷。閾值電壓的改變由下式估算：其中，NI是注入劑量，單位：/cm2，注入p型，取“＋”；注入n型，取“－”。2023/2/654SemiconductorDevices離子注入到溝道表面內2023/2/655SemiconductorDevices施加反向襯底電壓也能調整VT，對n溝器件，這時溝道源端在強反型時的耗盡層電荷為：其中，VBS表示襯底相對于源端的外加電壓。N溝器件襯底為p型，VBS<0時為反向襯底偏壓。P溝器件的反向襯底偏壓要求VBS>0。對N溝器件，有：其中，反映襯底偏壓對VT影響的強弱程度。2023/2/656SemiconductorDevices2023/2/657SemiconductorDevices氧化層厚度對VT也有影響。當dox增加時，柵壓對半導體表面的控制作用減弱，為使表面形成導電溝道，需要更大的柵壓即閾值電壓VT增加。這一點對MOS器件以外區域的半導體表面十分重要，這些區域稱為場區。場氧化層比柵氧化層厚得多。場區的閾值電壓可高達幾十伏，比柵壓大一個數量級，適用于MOS器件之間的隔離。為了防止寄生溝道的產生，場區必須進行高濃度摻雜，使表面不容易反型，從而將溝道隔斷開。2023/2/658SemiconductorDevices改變氧化層厚度場區的閾值電壓VT高達幾十伏，比柵壓大一個數量級2023/2/659SemiconductorDevices由于Qox總呈現為正電荷效應，因此常規工藝作出的P溝MOSFET的閾值電壓只能是負的，即總是增強型的。Qox對VT影響很明顯，隨Qox的增大，VT向負值方向增大。在NA（或ND）襯底摻雜一定時，Qox過大將會使器件由增強型變為耗盡型，因此減少氧化層電荷，降低MOSFET的VT是制作高性能器件的一個重要任務。閾電壓與氧化層電容（COX）還有關系，減小厚度以增大電容就可以降低閾電壓。但過薄的氧化層給工藝帶來更多的困難（如增加針孔等），可以選用介電常數更高的介質材料，如氮化硅（相對介電常數為7.5）介質就是一例。2023/2/660SemiconductorDevices4、MOSFET的直流特性以n溝MOSFET為例，定量分析其電流－電壓特性，導出電流－電壓方程。為數學處理上的方便，就MOSFET的基本物理模型作如下假設：（1）一維近似。源區和漏區以及溝道邊緣的耗盡層都忽略不計，只考慮溝道中的電流及電壓沿y方向的變化。（2）溝道區不存在復合一產生電流。（3）反型溝道內的摻雜是均勻的。（4）溝道內的擴散電流比電場引起的漂移電流小得多，且溝道內載流子的遷移率為常數。（5）強反型近似，即當半導體表面能帶彎曲量為2ΦB，溝道開始導電。（6）溝道與襯底間的反向飽和電流很小，可以忽略不計。（7）不考慮源區和漏區的體電阻以及接觸電阻。（8）采用肖克萊的緩變溝道近似，即假設跨過氧化層的垂直于溝道方向的橫向電場Ex比沿著溝道方向的縱向電場Ey大得多。也就是說，這表明沿溝道長度方向的電場變化很慢，故有2023/2/661SemiconductorDevices2023/2/662SemiconductorDevices2023/2/663SemiconductorDevicesN溝道MOSFET的基本電流一電壓方程，即一般的表達式。該式表明，MOSFET的漏電流是柵電壓VGS和漏電壓VDS的函數。對于給定的柵壓，漏電流隨漏電壓的增加而增大。

2023/2/664SemiconductorDevices（a）線性區電流2023/2/665SemiconductorDevices線性區工作的直流特性方程，由薩支唐首先提出，故常稱為薩氏方程。當VDS很小時，滿足VDS（VGS-VT），則可簡化為2023/2/666SemiconductorDevices線性工作狀態近似為阻值恒定的歐姆電阻線性區(VD<<VDsat)2023/2/667SemiconductorDevices當VDSфB時，隨著VDS稍有增大時，溝道壓降也上升，使柵絕緣層上壓降從源端到漏端逐漸下降，致使反型層溝道逐漸減薄。考慮到溝道壓降影響，可得薩氏方程由此可以看出ID的上升會變緩，特性曲線變彎曲狀。（b）非線性區2023/2/668SemiconductorDevices隨著漏電壓的增加,柵與溝道的電壓VGS-V(y)將不斷減小。由于V(y)沿y方向增大，所以在漏端（y=L處）V(L)=VDS。這里是柵與溝道間的最小電壓處，且等于VGS-VDS。當（VGS-VDS）小于閾值電壓時，在漏端（L處）就不存在反型溝道了，而代之以耗盡區的出現。這種情況就稱為溝道被夾斷，y=L點被稱為夾斷點。（c）飽和區2023/2/669SemiconductorDevices夾斷點PThethicknessofinversionxi(y=L)=02023/2/670SemiconductorDevices溝道漏端夾斷的nMOSFET2023/2/671SemiconductorDevices從另一方面來看，溝道漏端VDS=VDsat=VGS-VT時，Qn(L)=0這種情況叫做漏端溝道夾斷。

現在一般用溝道漏端夾斷來解釋長溝道器件VDS>VDsat時的漏極電流飽和現象。這需要從幾個方面來加以說明。

首先VDS超過VDsat以后，溝道夾斷點的電勢始終都等于VGS-VT。設想夾斷點移動到y=L’，則有很容易看的出來由此得出結論，未夾斷區的電壓將保持等于VGS-VT不變。2023/2/672SemiconductorDevices

其次，當VD>VDsat時，超過VDsat的那部分外加電壓，即VDS-VDsat，降落在夾斷區上。夾斷區是已耗盡空穴的空間電荷區，電離受主提供負電荷，漏區一側空間電荷區中的電離施主提供正電荷，它們之間建立沿溝道電流流動方向（y方向）的電場和電勢差，漏區是高摻雜的，漏區和夾斷區沿y方向看類似于一個N+P單邊突變結，結上壓降增大時空間電荷區主要向P區一側擴展。所以當夾斷區上電壓降（VDS-VDsat）增大時，夾斷區長度擴大，有效溝道長度L’縮短。

對于長溝道MOSFET，如果在所考慮的VDS范圍內始終是<<L，那么在VD>VDsat情形下，未夾斷區的縱向及橫向電場和電荷分布基本上與VD＝VDsat時相同，從溝道點到源端之間的電阻因而也保持不變。考慮到VD>VDsat未夾斷區壓降始終等于VGS-VT，所以漏極電流恒定不變，這就是電流飽和。2023/2/673SemiconductorDevices溝道夾斷時的漏電壓

式中是一個與溝道區平均耗盡電荷及氧化層性質有關的量。對于中等程度以下的摻雜濃度的襯底及薄氧化層的情況，k21。夾斷點的漏電壓VDSat并不是常數，而是隨柵壓而增大。2023/2/674SemiconductorDevices當漏電壓在VDSat的基礎上繼續增大時，漏耗盡區增寬，使夾斷點y的位置稍許向源端移動。但對于一般長溝道器件來說，漏耗盡區寬度和溝道長度相比可以忽略。因此可以近似認為溝道長度和溝道電阻都不變化。則加在y點上的漏電壓也等于剛夾斷時的漏電壓。這樣，溝道載流子對漏電流的貢獻就和剛夾斷時一樣，這些溝道載流子一旦到達漏耗盡區邊界就立即被耗盡區電場掃入漏區而形成漏極電流。所以夾斷后的漏電流與漏電壓無關，保持常數。飽和區工作的漏電流表達式：在飽和區，漏電流與漏電壓VDS無關。它只是柵電壓VGS的函數，當柵壓固定時，IDSS為一常數，亦即漏電流飽和。2023/2/675SemiconductorDevices飽和區電流2023/2/676SemiconductorDevices飽和區(VD>VDsat)ID=constantLL’2023/2/677SemiconductorDevices飽和區電流－柵壓方程雖然形式簡單，但在實際中用它設計MOSFET時，對漏電流的計算結果與實際結果吻合得很好。從實際MOSFET的輸出特性來看，在飽和區的特性曲線有一定的傾斜，即ID并不飽和。漏電流ID隨漏電壓VDS變大的主要原因有兩個：（1）溝道長度調制效應；（2）是漏區與溝道區之間的靜電反饋效應。將在后面飽和區漏電導參數中進行討論。2023/2/678SemiconductorDevices亞閾值區電流—電壓特性

上面導出的MOSFET的電流—電壓方程使用了強反型條件。該條件認為只有在柵電壓等于或大于閾電壓時才有電流流過溝道。事實上，當半導體表面發現反型時（當然沒有達到強反型條件）就會有漏電流流動。比較理論和實驗曲線可知，當柵電壓低于低于閾電壓時，漏電流存在，只不過它具有較小的值。一般把柵壓低于閾電壓時的漏電流稱為亞閾電流。對應的工作區稱為亞閾區。亞閾電流的存在，使器件截止時的漏電流增大，影響器件作為開關應用時的開關特性，并增大了靜態功耗。因此，對工作在低電壓或低功耗應用的器件，減小亞閾電流就成為設計者的任務之一。亞閾電流對短溝道MOSFET的影響更明顯。2023/2/679SemiconductorDevices弱反型（亞閾值）區

VGS<VT2023/2/680SemiconductorDevices當柵電壓VGS低于閾電壓，半導體表面弱反型時，柵下P型半導體表面的電子濃度>表面的空穴濃度，但<體內的空穴濃度，故溝道中的可動載流子濃度很小，且源端和漏端的電子數相差很多。如果在整個溝道長度范圍內，柵壓引起的表面勢φS

近似為常數，對于源端的半導體表面勢為φS，則加上漏源電壓時，溝道中源端和漏端的能帶彎曲量就不同了，源端到漏端逐漸變弱，從而使溝道的源端和漏端出現載流子濃度差而產生擴散電流。在漏源電壓作用下就會有漏電流流過溝道。因而這一電流和N—P—N雙極晶體管基區的情況類似。N溝MOSFET的亞閾電流主要就是由溝道中這一擴散電流分量決定。采用類似于均勻其區晶體管求集電極電流的方法就可求得MOSFET的亞閾電流值2023/2/681SemiconductorDevices式中A是電流流過的截面積，n（x）表示溝道中半導體表面處的電子濃度，n（0）和n（L）分別表示溝道中源端和漏端的電子濃度。

電流流過的溝道截面積A等于溝道寬度Z和有效溝道厚度d的乘積。

2023/2/682SemiconductorDevices定義為有效溝道厚度deff：反型層內表面勢φS下降KT/q時的距離。故亞閾值（弱反型）電流表達式為：2023/2/683SemiconductorDevices亞閾值區漏電流主要為擴散電流2023/2/684SemiconductorDevices為表征亞閾值電流隨柵壓的變化，引入亞閾值斜率參數S：表示ID改變一個數量級所需要的柵壓擺幅。S越小，器件導通和截止之間的轉換越容易，說明亞閾值區特性越好。2023/2/685SemiconductorDevices亞閾值斜率

S對長溝道器件有：上式還可以表達為：2023/2/686SemiconductorDevices當MOSFET處于弱反型區時，其漏電流除了來源于弱反型溝道中載流子的擴散電流外，反偏漏結的反向電流也是其組成部分。但漏結的反向電流通常只有10-12A的數量級，而弱反型的溝道電流都可以達到10-8A的數量級。2023/2/687SemiconductorDevices5、特性曲線輸出特性曲線：輸出端電流IDS和輸出端電壓VDS之間的關系曲線。非飽和區：VDS<VDsat，可調電阻區飽和區：VDsat<VDS<BVDS，出現夾斷，不同柵壓對應不同的IDsat和VDsat。截止區：半導體表面不存在導電溝道。雪崩區：由于反向偏置的漏－襯底結雪崩倍增而擊穿，致使IDS急劇增大。2023/2/688SemiconductorDevicesnMOSFET的輸出特性曲線2023/2/689SemiconductorDevices

MOSFET

理想漏電特性2023/2/690SemiconductorDevices襯底偏置電壓VSB對輸出特性曲線有影響： 相同的VGS，VSB越大，IDS越小。這是由于襯底偏壓愈大，VT愈高，造成IDS愈小的結果。轉移特性曲線：表征器件柵源輸入電壓VGS對漏源輸出電流IDS的控制能力。 對四種類型的MOSFET，上述輸出特性曲線和轉移特性曲線均可以從晶體管特性圖示儀上直接觀測到。2023/2/691SemiconductorDevices6、直流參數MOSFET的直流參數有閾值電壓VT，飽和漏電流IDSS，截止漏電流，導通電阻Ron，柵電流以及漏—源擊穿電壓，穿通電壓和柵一源擊穿電壓等。飽和漏電流IDSS

對于增強型MOSFET，已經導出過

對于耗盡型MOSFET，2023/2/692SemiconductorDevices截止漏電流 對于增強型MOSFET，VGS=0時，柵下不存在導電溝道，源擴散區與襯底、漏擴散區與襯底形成兩個獨立的互不相通的背靠背pn結。加上漏源電壓VDS后，漏極電流應該等于P-N結的反向飽和電流。這個電流就叫做截止漏電流。對于N溝MOSFET，在二氧化硅絕緣層中總是存在正電荷，如果正電荷密度很高，就可能在柵氧化層或場氧化層下面感應出微弱的反型層，產生表面漏電流。一旦這種弱反型層與器件的缺陷相連或延伸到晶片周圍，就會產生可觀的漏極電流。2023/2/693SemiconductorDevices導通電阻

當漏源電壓VDS很小時，MOSFET工作在非飽和區，此時輸出特性曲線為一直線，即此時器件相當于一個電阻，其阻值由漏極電壓VDS與漏極電流IDS的比值決定，定義為導通電阻或溝道電阻，用Ron表示之。Ron與溝道的寬長比（Z/L）成反比。在MOS集成電路中亦用它作為負載電阻，在功率MOSFET中，Ron

的大小決定了器件的功耗。因此，Ron是一個重要參數。

2023/2/694SemiconductorDevices柵源直流輸入阻抗 柵源兩極為MOSFET的輸入電極，因而MOSFET直流輸入阻抗就是柵源直流絕緣電阻RGS。由于金屬柵極與半導體層隔著一層絕緣性能良好的柵氧化層，所以RGS主要就是柵極下SiO2層的絕緣電阻。只要柵氧化層上沒有嚴重的缺陷，RGS一般都可以達到109Ω以上。所以當其上加上電壓后,柵極電流非常小。對于熱生長的二氧化硅，柵電流約為10-10A/cm2，因此，MOSFET的輸入阻抗是非常高的，大約在1014—1016Ω,這正是單極型晶體管優越于雙極型晶體管的重要標志之一。在短溝道器件中,為了獲得長溝道的電學性能，往往要求柵氧化層厚度很薄，這時，能量接近于金屬柵電極費米能級的電子就可能隧穿二氧化硅的禁帶而進入金屬柵極，從而增大了柵電流。2023/2/695SemiconductorDevices最大耗散功率PCM MOSFET的耗散功率為PC=VDS×IDS

耗散功率將轉變為熱能，使器件溫度上升，從而其性能變壞，甚至不能正常工作。 為保證MOSFET正常工作而允許耗散的最大功率稱為最大耗散功率PCM。

MOSFET的功率主要耗散在溝道區（特別是溝道夾斷區），因而提高PCM主要是要改善溝道到襯底、到底座、到管殼間的熱傳導及管殼的散熱條件。 2023/2/696SemiconductorDevices§5.3MOSFET的頻率特性

1、低頻小信號參數（1）柵跨導gm MOSFET的輸出電流（漏電流）隨輸入電壓（柵電壓）的變化而變化，所以通常用跨導gm來描述MOSFET的小信號放大性能。故跨導是一個重要參量。 跨導的定義是：當VDS為常數時，VGS的改變所引起ID的變化量。2023/2/697SemiconductorDevices線性區：非線性區：飽和區：2023/2/698SemiconductorDevices線性區和飽和區的跨導都與器件的溝道長度L和柵氧化層厚度d成反比，而與溝道寬度Z成正比。因此，為了得到高跨導的MOSFET，在給定材料和氧化層厚度的條件下，必須增加溝道的寬長比（Z/L），且主要是增大溝道寬度，以獲得所需的漏極電流和跨導值。還有一點值得注意，飽和區的跨導與線性區的不同，它與VDS無關，而與柵壓VGS成線性關系。飽和區的跨導恰好是導通電阻Ron的倒數。當溝道長度L很小或柵氧化層厚度d很薄時，跨導可能變得非常大。然而實際研究結果表明，跨導的理論最大極限值為（qI/KT）。2023/2/699SemiconductorDevices（a）柵源電壓對跨導的影響

實驗發現，飽和區跨導gm隨VGS上升而增加，但VGS上升到一定值時，gm反而會下降。 柵壓較低時，μn可看作常數。當柵壓升高時，跨導隨柵壓增大而上升速率變慢。這是由于μn隨柵電場增強而下降，對VGS的增大起補償作用的結果。當柵壓增加到μn下降使β因子的減小同VGS增大的作用完全抵消時，gm達到最大值。之后，VGS繼續增加，μn下降起主要作用。因此，實際MOSFET在柵壓VGS比較高時，跨導gm反而隨VGS增大而下降。2023/2/6100SemiconductorDevices（b）漏源電壓對跨導的影響 當漏源電壓較高，漏電場較強時，強場使載流子遷移率下降，漏電流減小。可以證明：由于高場遷移率的影響，gm下降為弱場時的當VDS增大到溝道電場達到EC時，載流子漂移速度達到極限值vSL，跨導達到最大值：2023/2/6101SemiconductorDevices（c）源區漏區串聯電阻RS、RD對跨導的影響

實際MOSFET中，源區、漏區都存在體串聯電阻，電極處存在歐姆接觸電阻等。使實際加在溝道區的柵源電壓和漏源電壓低于外加電壓，由此導致實際跨導低于理論值。 加在溝道區上的實際有效漏源電壓為2023/2/6102SemiconductorDevices提高跨導的關鍵是增大β因子。提高β因子從以下幾個方面：提高載流子溝道遷移率，即選用高遷移率材料，并用表面遷移率高的晶面。制作高質量、薄的柵氧化層，以增大柵電容Cox盡可能采用溝道寬長Z/L比大的版圖。減小源漏區體電阻和歐姆接觸電阻等，以減小串聯電阻。2023/2/6103SemiconductorDevices（2）小信號襯底跨導gmb

定義：當VGS

、VDS為常數時，VBS的改變所引起ID的變化量。當在MOSFET襯底上加反向偏壓VBS時，表面最大耗盡層寬度也隨之展寬，表面空間電荷面密度也增大。因此空間電荷有關項中的ΦS代以ΦS＋VBS，即可得到考慮襯底偏壓后的漏電流，從而求得襯底跨導。

gmb相當于一個柵，又稱為“背柵”。2023/2/6104SemiconductorDevices（3）非飽和區的漏電導gd

定義VGS為常數時，微分漏電流與微分漏源電壓之比；表征漏源電壓對漏電流的控制能力。

線性區中：2023/2/6105SemiconductorDevices（4）飽和區的漏電導

理想情況下，ID與VDS無關，飽和區的gd應為零，即輸出電阻無窮大。 但實際的MOSFET，由于溝道長度的調制效應和漏極對溝道的靜電反饋作用（DIBL），使飽和區輸出特性曲線發生傾斜，即輸出電導不為零，動態電阻是有限值。2023/2/6106SemiconductorDevices（a）有效溝道長度調制效應隨著VDS超過VDSat，溝道出現夾斷，并隨著VDS的進一步增加向源端移動，漏端耗盡區寬度L增加，有效溝道長度Leff減小，溝道電阻也減小，導致漏電流增大。這種有效溝道長度隨VDS增大而縮短的現象稱為有效溝道長度調制效應。發生這一效應后，漏耗盡區向源端的擴展量L可按單邊突變結理論求出，即則有效溝道長度為2023/2/6107SemiconductorDevices對于溝道長度較短，而襯底電阻率又較高的MOSFET，其溝道長度調制效應顯著，漏電流隨VDS的增大而增大，呈現出不飽和的漏特性。當溝道長度較長，襯底電阻率又較低時，L很小，IDSS’趨近于飽和。2023/2/6108SemiconductorDevices（b）漏感應勢壘降低效應（漏對溝道區的靜電反饋效應）對于襯底電阻率較高的MOSFET，當VDSVDSat時，漏區－襯底的P-N結耗盡層寬度大于或接近于有效溝道長度。這一現象在溝道長度較短時尤為顯著。因此起始于漏擴散區的電力線的一部分將通過較寬的耗盡區而終止于溝道區。這相當于漏一溝道間有相當大的耦合電容存在。這樣，當漏源電壓增加時，耗盡區內的電場強度亦隨之增加，必然引起溝道內的感生電荷相應地增加，以終止更多的電力線。因而溝道電導增大。由于有效溝道的電壓基本維持在VDSat值上，所以溝道電流將隨漏電壓VDS的增大而增大，這就是漏區與溝道區的靜電反饋效應。漏區起著第二柵的作用。由于電力線會穿越漏到源，引起源端勢壘降低，從源區注入溝道的電子增加，導致漏源電流增加，通常稱該過程為漏感應勢壘降低DIBL。2023/2/6109SemiconductorDevices對一定的VDS，器件的溝道長度L越小，DIBL效應越顯著，漏極電流增加越顯著，導致器件不能關斷。DIBL是MOS器件尺寸縮小的一個基本限制，是漏電壓VDS引起的沿溝道方向的電勢分布使源和溝道間的勢壘降低。當短溝道器件工作在閾值電壓附近時，DIBL效應非常嚴重。2023/2/6110SemiconductorDevicesDIBLleadstoasubstantialincreaseinelectroninjectionfromthesourcetothedrain.Subthresholdcurrent2023/2/6111SemiconductorDevices2、交流小信號等效電路在交流工作狀態下，考慮器件的微分增量參數gm、gd和gmb等，以及各端之間存在電容，可得本征MOSFET的小信號等效電路。實際MOSFET中，除了存在上述微分增量參數，即本征參數外，還存在其它非本征參數,如漏、源串聯電阻RD和RS,柵－源、柵－漏寄生電容Cgs’和Cgd’等。考慮寄生參數后，可以得到較完整的等效電路。其中串聯電阻主要來源于漏區和源區的體電阻和歐姆接觸電阻。寄生電容Cgs’和Cgd’主要來源于柵－源和柵－漏間的交疊覆蓋電容。2023/2/6112SemiconductorDevices3、MOSFET的高頻特性

MOS器件存在本征電容和寄生電容，高頻情況下，對這些電容充放電存在一定延遲時間，載流子渡越溝道也需要一定時間，這些延遲時間決定MOSFET的使用頻率限制。（1）跨導截止頻率ωgm跨導下降到低頻時的2-1/2對應的頻率稱為跨導截止頻率。跨導截止頻率實際上來源于通過等效溝道電阻對柵源電容充電的延遲時間。提高跨導截止頻率ωgm，應選用遷移率大的p型材料作襯底，縮短溝道長度和減小閾值電壓。2023/2/6113SemiconductorDevices（2）截止頻率fT定義fT為輸出端交流短路時MOSFET的輸出電流和輸入電流相等時的頻率。又稱為增益帶寬乘積。提高MOSFET的截止頻率的關鍵是減小溝道長度，但L的減小將受到源漏穿通和短溝道效應（后述）的限制。另外，fT與溝道中載流子遷移率μ成正比，所以在條件相同情況下，N溝道MOSFET要比P溝道器件的高頻特性好。因此，高頻MOSFET都用N溝道做。此外，減小閾電壓或提高柵壓也有利于改善頻率特性。還要注意的是盡量減小寄生參量。2023/2/6114SemiconductorDevices（3）響應時間由MOSFET的工作機理的分析可知,其響應速度受到三個因素的限制：①載流子渡越溝道所需要時間的限制。這是對器件速度的基本限制；②本征柵電容充放電時間常數的限制；③寄生電容的時間常數所引起的限制。為簡單起見，只考慮飽和條件下第①個因素對速度的限制，即考慮載流子從源端沿溝道到達漏端所需要的時間（稱為溝道渡越時間），記為。2023/2/6115SemiconductorDevices4、提高MOSFET頻率特性的途徑（1）提高遷移率 用（100）方向的p型Si作N溝MOS，增加表面工藝，改善表面遷移率。采用離子注入獲得高遷移率的埋溝結構，不受表面散射影響。（2）縮短溝道長度L

溝道渡越時間減小，從而使提高頻率特性。（3）減小寄生電容Cgs’、Cgd’， 采用自對準結構、偏置柵結構、雙柵結構、SOI結構等。2023/2/6116SemiconductorDevices§5.4MOSFET的擊穿特性MOSFET產生擊穿的機構有：漏源擊穿和柵絕緣層擊穿。漏源擊穿又分為雪崩擊穿和勢壘穿通兩種。1、漏源擊穿（1）漏源雪崩擊穿（a）漏-襯底pn結雪崩擊穿一般情況下，MOSFET的源極與襯底相連，在漏源間施加電壓VDS就等于在漏－襯底P－N結上施加反向電壓。當VDS很大時，P－N結耗盡區中電場強度變大，到VDS達某一數值后，耗盡區中就會出現雪崩擊穿。從特征上看，它和P－N結擊穿完全一樣，擊穿電壓在很大程度上依賴于結的高電阻側的摻雜濃度，同時也受到漏擴散區曲率半徑的影響。但實測結果表明，典型MOSFET的漏源擊穿電壓遠低于理論計算值。2023/2/6117SemiconductorDevices原因是：金屬柵電極的邊緣總有一部分覆蓋在漏擴散區上，而柵源電壓的大小就對這一部分的電場分布產生很大的影響，從而影響漏源擊穿電壓。 由于金屬柵電位低于漏電位，于是在柵－漏區的棱角處形成了附加電場。通常的柵氧化層厚度d要比P－N結耗盡層厚度小很多，所以這個附加電場往往比P－N結耗盡區電場強得多，增大了柵下覆蓋區pn結耗盡區中的總電場，因而使漏源擊穿電壓大大低于單一P－N結的擊穿電壓。考慮到柵極影響后，MOSFET的漏源擊穿電壓不僅很低，而且對N溝MOSFET，BVDS隨正柵壓的增加而增大，對P溝MOSFET，BVDS隨負柵壓的增大而增大。實驗表明，當襯底電阻率大于一定數值（為1Ωcm）時，BVDS基本上與襯底電阻率無關，即與襯底摻雜無關，取決于結深、柵電位的極性和大小、柵介質膜厚度及電極覆蓋等，由覆蓋區附加電場的大小決定。 所以由于柵極對漏擊穿的調制作用，實際MOSFET的漏源擊穿電壓的典型值只有2540V，這種情況稱為“柵調制擊穿”。2023/2/6118SemiconductorDevices（b）溝道雪崩擊穿（溝道擊穿） 多發生在短溝道MOSFET中，漏源電壓在溝道中建立起較強的橫向電場。器件導通后，溝道中快速運動的載流子通過碰撞電離和雪崩倍增效應產生大量電子－空穴對，在溝道漏端夾斷區這一現象更明顯。 對NMOS，雪崩倍增產生的電子被漏極收集，導致漏電流劇增而擊穿。空穴被襯底吸收，成為寄生襯底電流的一部分。PMOS則正好相反。

雪崩注入現象：雪崩擊穿后，IDS－VDS曲線向高電壓方向蛻變的現象，（具體見《晶體管原理》P350）。利用這種現象制作浮置柵雪崩注入MOS器件（FAMOS），廣泛用于MOS存儲器中，并制成了EPROM等。2023/2/6119SemiconductorDevices（2）漏源勢壘穿通 當MOSFET的溝道長度足夠短，而襯底摻雜足夠低時，漏源電壓足夠大時，即使漏與襯底間還未發生雪崩，但漏區的耗盡層已展寬到與源區耗盡層相連，這一現象就稱為漏源穿通。在穿通條件下，源漏間耗盡區里雖然沒有可動載流子，但高摻雜區內的大量可動載流子可以直接由源區注入到耗盡的溝道區，而被耗盡區中的強場掃向漏極，形成大電流狀態，從而出現穿通效應。對于在高電阻率襯底上制成的重摻雜淺擴散漏區，其耗盡區寬度可用突變結近似求得，當耗盡區寬度W等于溝道長度L時，穿通效應發生，對應的漏源電壓就是穿通電壓。即由式可見，襯底摻雜濃度愈低，溝道長度愈短，就愈容易出現源-漏穿通現象。考慮上述因素后，MOSFET的漏源擊穿電壓應由漏結擊穿電壓和源漏穿通電壓中較小的一個來決定。2023/2/6120SemiconductorDevices2、柵擊穿和柵保護MOSFET中的柵壓擊穿實質上就是柵氧化膜的擊穿。當柵源電壓或柵漏電壓超過一定限度時就會引起柵氧化膜擊穿,使柵金屬與下面的硅發生短路，造成永久性破壞。所以在MOSFET的使用中，柵極上不能加過高的電壓。實踐證明，氧化膜的擊穿電壓與其厚度成正比。氧化膜發生擊穿的電場強度EmB約在5×106107V/cm之間。一般MOSFET的柵氧化膜厚度d約為100nm200nm，由于氧化膜質量的差異，即使對同樣厚度的氧化膜，其擊穿電壓也有所不同。對于熱生長的氧化膜，認為氧化層內電場大于8×106V/cm時就會引起介質擊穿。這樣，柵源擊穿電壓可近似表示為2023/2/6121SemiconductorDevices表面上看來，柵擊穿電壓并不低，但實際上很容易被擊穿，這是因為柵與半導體之間構成了一個MOS電容器，其電容量很小，通常只有n個pF，且膜的絕緣電阻很高。因此，靜電荷容易在柵極上積累造成較高的柵電壓，從而引起柵氧化膜擊穿。例如，對100nm厚的氧化膜，若CG=1pF，則QG=8×10-11C的柵電荷就會產生VG=QG/CG=80V的柵壓，使氧化層擊穿。所以MOSFET在測試使用過程中，都必須十分小心，以防柵擊穿，存放時應使各電極間短路。為防止靜電對柵介質的損壞，可采用兩種方法來避免器件在測試，使用和存放中可能受到的偶然破壞。一是測試使用中設備要妥善接地，焊接時烙鐵也應有地線保護，操作人員應力戒將電荷引進柵電極，保存時用導電材料將各電極間短路；二是在輸入端引入保護二極管，一般是用齊納二極管或穿通二極管。把齊納二極管的擊穿電壓設計成低于柵擊穿電壓即可起保護作用；穿通二極管一般是和柵電極并聯即可。2023/2/6122SemiconductorDevices§5.5MOSFET的功率特性1、MOS器件的功率特性功率MOS管與功率雙極型晶體管有相似的輸出伏安特性，但在頻率響應、非線性失真和耗散功率方面優于雙極型功率晶體管。MOS功率器件在功率半導體器件中占有越來越重要的地位。功率MOS管屬于多數載流子單極器件,當它作開關使用時,因為沒有少子存儲效應，所以工作頻率高，開關速度快，開關損耗小；MOS管是電壓控制器件，輸入阻抗高，作功率開關使用時，所需驅動電流小，驅動功率小，驅動電路簡單，功率增益大且穩定性好。由于MOS管是多子器件，其溝道遷移率隨溫度的上升而下降，因而在大電流下有負電流溫度系數，所以無電流集中和二次擊穿現象，安全工作區范圍寬，熱穩定性好。功率短溝道MOS管，跨導線性好，放大失真小。但功率MOS管的不足在于飽和壓降及導通電阻都較雙極型器件大，這些問題正在努力解決之中。2023/2/6123SemiconductorDevices（1）高頻功率增益高頻功率增益Kpm，定義為器件工作在高頻狀態下，器件的輸入端及輸出端各自共軛匹配時，輸出功率與輸入功率之比。也是最佳高頻功率增益。可見，高頻功率增益Kpm與截止頻率T2成正比，而與工作頻率2成反比。2023/2/6124SemiconductorDevices（2）輸出功率和耗散功率由共源輸出特性可以看出，當MOSFET在放大狀態時，輸出電壓的最大幅度值為，電流的最大擺幅約為。所以，器件的最大輸出功率為由此可見，欲提高MOS器件的輸出功率，應提高漏源擊穿電壓、漏極電流，并降低飽和壓降。

2023/2/6125SemiconductorDevices與雙極型器件一樣，MOS器件的最大輸出功率也受到器件散熱能力的限制。MOS器件的發熱中心在漏結附近的溝道表面處。MOSFET最大耗散功率為：

MOSFET最高結溫定為175℃，RT包括芯片熱阻，焊料和過渡材料熱阻以及管殼熱阻等。其中最主要的仍是芯片熱阻。

MOS器件求熱阻的方法與雙極型器件不同，此時的熱源是漏結附近一細長薄線狀區，所以不能像雙極型器件那樣簡單地計算矩形截面體的熱阻，而需要用計算傳輸線特征阻抗的方法才能求出。

由于MOS管不存在二次擊穿效應，所以MOSFET的安全工作區大于雙極型器件2023/2/6126SemiconductorDevices2、功率MOSFET的結構簡介橫向雙擴散MOSFETLD—MOSFET LD—MOSFET是用平面工藝，雙擴散法或雙離子注入法制作的MOS器件。具有高增益、高跨導、頻率響應好的特點。但管芯占用面積太大，硅片表面利用率不高，器件的頻率特性也受影響。

垂直功率MOS(VVMOS)

為了解決LDMOS的不足,后又推出VVMOS。這是一種非平面型的DMOS器件。管芯占用的硅片面積大大地縮小。這不僅大大提高了硅片表面的利用率，而且器件的頻率特性也得到了很大的改善。但進一步的研究發現，上述垂直MOS結構存在如下缺點：

(a)在V槽的頂端存在很強的電場，這會嚴重地影響器件擊穿電壓的提高。

(b)器件導通電阻較大。

(c)V槽的腐蝕不容易控制，而且柵氧化層暴露，易受離子沾污，造成閾值電壓不穩，可靠性下降。2023/2/6127SemiconductorDevices垂直漏U—MOST（VU—MOST） 在制作VV—MOST時，若令槽兩邊未相遇之前即停止腐蝕，即得到U型槽器件。這種器件除具有VV—MOST的優點之外，其平頂結構使N-漂移區中的電流能更好地展開，因而比V型結構具有更低的導通電阻，因而有利于增大電流容量，降低導通電阻。但U槽的腐蝕同V型槽一樣難于控制，柵氧化層也一樣暴露。垂直雙擴散MOS（VDMOS） 其中多晶硅柵被埋藏在源極金屬的下面，源極電流、穿過水平溝道，經過柵極下面的積累層再通過垂直N-漂移區流到漏極。這種結構的功率MOS，工藝上與現在高度發展的超大規模集成電路工藝相容，因此發展很快。2023/2/6128SemiconductorDevices絕緣柵晶體管（IGBT）

IGBT與VDMOS結構十分相似，不同的是n＋襯底換成p＋襯底，形成一個MOS柵控的p＋npn＋四層可控硅結構。較好的解決了VDMOS導通電阻大的缺點。產生的寄生可控硅效應可通過短路發射結來消除，器件和耐壓可以做的很高，又不明顯增加導通電阻和管芯面積。不同之處在于： （1）引入少子存貯效應，器件的關斷時間較長，開關速度受到影響； （2）最大工作電流受寄生晶閘管閉鎖效應的限制。2023/2/6129SemiconductorDevices§5.6MOSFET的開關特性以集成電路中倒相器為例，討論MOSFET的開關作用和開關時間。1、開關時間MOS開關時間包括截止時間和導通時間。（1）截止關閉時間 縮短關閉時間，一要減小對地等效電容CGND，特別是要減小寄生電容的影響；二要增大負載管的β2，即增大V2管的導通電流，使充電速度加快。 （2）導通開啟時間 為減小導通時間，一是減小輸出端對地等效電容CGND，二要增大倒相管的跨導，即增大β1。2023/2/6130SemiconductorDevices2、CMOS結構（互補型MOSFET）CMOS倒相器是MOS器件集成電路中常用的一種標準電路CMOS器件的基本特點CMOS工藝2023/2/6131SemiconductorDevicesCMOSAndBiCMOSTheCMOSInverterAdvantages:lowpowerconsumptiongoodnoiseimmunityVin=0PMOSFETisonNMOSFETisoffVout=VDDVin=VDDPMOSFETisoffNMOSFETisonVout=0CMOS反向器的直流特性VMOUTA要求則即反向器的開關特性(瞬態特性)上升時間下降時間定義2023/2/6138SemiconductorDevicesDynamicOperation

2023/2/6139SemiconductorDevicesLatch-up效應Thecauseoflatch-upistheactionoftheparasiticp-n-p-ndiode,whichconsistsofalateralp-n-pandaverticaln-p-nbipolartransistors,inthewellstructure.2023/2/6140SemiconductorDevicesThemethodsofavoidinglatch-up:ReducingthecurrentgainsparasiticBJTAdeeperwellstructureUsingaheavilydopedsubstrateWiththetrenchisolationscheme2023/2/6141SemiconductorDevices§5.7MOSFET的溫度特性溫度變化對MOSFET性能的影響主要是因溝道中載流子遷移率（n）和閾值電壓(VGS（th）)隨溫度變化而引起的。遷移率和閾電壓隨溫度的變化將影響器件的漏特性，亞閾特性以及MOSFET的跨導和導通電阻等參數。2023/2/6142SemiconductorDevices1.遷移率隨溫度的變化實驗發現，在MOSFET的反型層中，當表面感生電荷密度|QS/q|<1012cm-2（相當于ES=QS/ε0εS105V/cm）條件下，電子和空穴的有效遷移率實際是常數，其數值等于半導體體內遷移率的一半。實驗還發現，此時遷移率隨溫度上升而呈下降趨勢。在較高溫度下，反型層中的電子與空穴的遷移率 而在-55+150℃的較低溫度范圍 所以，器件因子β具有負溫度系數。2023/2/6143SemiconductorDevices閾值電壓和溫度的關系 實驗表明：在-55+125℃的溫度范圍內，n溝及p溝器件的閾值電壓都隨溫度線性變化。且n溝MOS器件