【音頻剖析儀】音頻剖析儀使用教程AbstractThesystembasedonmicroprocessorusesFPGAtocarryoutFFTalgorithminordertoanalysetheaudiosignal.Itcontainsasignalconditioningmodule,AD637detectormodule,A/DsamplingmoduleandtheFFTalgorithmprocessingmodule.Thesignalconditioningconsistsofprogram-controlledamplifierandlow-passfiltertoachievesignalpreprocessing.Thesystemuses20-bitfixed-point4096-pointFFTcalculation,totheaccuratemeasurementofthefrequencyrange10-10kHz,theamplituderangeof100mVpp~10Vpptheinputsignalpowerandtotalpower,frequencyresolutionupto10Hz,andanalysisofsignaldistortiondegrees,todeterminetheperiodicsignal,andmeasureitscycle.Inaddition,thesystemalsohasastorageplaybackanddisplayfeaturessuchasmeasurementresults.一、系統方案論證與比較1.方案比較與選擇(1)整體方案比較與選擇系統核心在于對信號進行頻譜剖析，從而實現功率譜、失真度等參數丈量。方案一：掃頻外差法。將輸入信號和掃頻本振產生的信號混頻，使變頻后信號不停移入窄帶濾波器，從而逐一選出被測頻譜重量。這類方法的長處是掃頻范圍大，但對硬件電路要求較高，分辨率不高，難以知足題目要求。方案二：多通道數字濾波器并行剖析法。輸入信號經由A/D采樣以后，并行輸入給多個帶通數字濾波器，以選出各個頻次重量。該方法遇到數字器件資源的限制，難以設置足夠多的數字濾波器，從而沒法實現高分辨率和高掃描寬度。方案三：FFT剖析法。在有限時間T內對信號進行采樣，作FFT運算將時域信號變成頻域信號，以獲取頻次和功率等信息。該方法硬件電路簡單，實現方便，但受ADC速度的限制，丈量范圍有限。考慮到此題只需求丈量20Hz~10kHz音頻信號的頻次成分，能夠實現此方案。考慮到方案三硬件電路簡單，簡單實現，靠譜性高，且知足題目要求，故綜合考慮選擇方案三。(2)放大器方案比較與選擇方案一：使用模擬開關或繼電器配合運放實現。經過模擬開關或繼電器切換不一樣反應電阻來調理放大倍數。該方法長處是動向范圍大，但它由分立元件構成，電路復雜，溫漂大。方案二：采納壓控放大器實現，由DAC輸出可變電壓控制放大器。一方面，因為DAC有量化偏差，放大倍數不可以正確控制。另一方面，因為控制電壓易受外界擾亂，難以保持穩固。此外，其性價比不高。方案三：采納DAC配合運放實現。將DAC內部可變的電阻網絡作為運放的反應電阻，實現增益可調。該方法精度高，電路簡單靠譜，性價比高。考慮到性價比以及此題目對精度的要求，選擇方案三。2.整體方案描繪系統框圖如圖1-1所示。輸入信號經過程控放大器調整到ADC的輸入范圍，經過抗混疊低通濾波器后，信號分為兩路。一路由AD637進行有效值檢測，其模擬量輸出經A/D變換為數字量，由FPGA送往MSP430進行總功率的計算；另一路由ADC進行同步采樣，送往FPGA中做FFT運算，將運算結果送到MSP430單片機，進行功率譜、失真度等各項指標的計算，并將辦理結果及時顯示出來。圖1-1系統原理框圖二、理論剖析與計算1.A/D量化噪聲剖析QLSB,變換電壓范圍為Umin~Umax,系統輸入2信號為Ui。則可假設A/D引入的量化偏差是零均值、在-Q/2和Q/2之間隨機均勻散布的，量化噪聲的均方值為：設A/D位數為N，其量化偏差為1Q/22Q2(1-1)edeQ/2Q122e量化后噪聲的均勻功率為：UmaxUmin2)(1-2)2N1因為系統噪聲致使的相對功率丈量偏差為：PNe2(EPN(1-3)Ui21設計中，我們采納12位的A/D,其量化偏差為LSB,變換電壓范圍-5V+5V，前級2調治電路將輸入信號調治到0.875V~5V。依據這些已知參數及式(1-1)、式(1-2)，代入式(1-3)，得：E6.49107~8.14105知足題目對精度的要求。2.放大器設計系統采納12位DAC與低噪聲運放實現程控放大。由DAC內部的反應電阻R作為運放的輸入電阻，而由DAC內部數字量控制的倒型電阻網絡作為運放的反應電阻。則放大器增益為：4096G=code此中，code為12位DAC對應的數字量輸入。不一樣幅度的輸入信號對應的放大倍數和code如表2-1所示。表2-1放大器電路參數設計依據以上剖析，放大器的增益帶寬積應大于125101031.25106Hz1.25MHz。依據設計要求，放大器輸出信號最大頻次為10kHz、最大幅值為5V，故要求該放大器的壓擺率大于2fA210453.14105V/s0.314V/s。3.功率譜計算原理：FPGA經過A/D采樣獲取N個時域點序列{x(n)},進行FFT變換后獲取N個頻域點序列{X(K)}，單片機讀取前N/2個頻域點進行計算辦理（因為FFT后N個點的數據是對稱的，因此計算時只使用N/2個點），獲取功率信息。單片機計算辦理過程以下：1由帕賽瓦爾定理x(n)Nn02N1K0x(K)，可獲取所有信號的總功率為：2211N121Px(n)2Nn0N2x(K)N2K02N1N/21K0x(K)22x(K)N2因為以上是假設負載為1時獲取的，故實質結果應在本來的基礎上除以負載則第K條頻次譜線對應的功率為PK。4.失真度的剖析和計算失真度定義為信號中所有諧波重量的能量與基波能量之比，即信號的總功率P和基波的頻次P1后，可方便地求出。5.周期性判斷方法周期函數的自有關函數也是同頻的周期函數，利用這一特色，可實現信號的周期性判斷。x(n)表示x(n)自有關函數()x(n)x(n)，此中L表示序列{x(n)}的長度，n0L-1在獲取經過值。依據(出現第一個波谷

)

個抽樣周期后的采樣值，當=0時，()取最大(0)()，挨次求出(1)、(2)，直至(m)，同時(m)小到必定程度，則以為{x(n)}是周期為m的周期序列。三、電路與程序設計1.前級放大電路設計信號輸入后經過兩個高精度100的電阻并聯，實現輸入阻抗的要求。經過電壓跟從器后進入程控放大電路。依據放大器的理論剖析，程控放大器的運放采納TI企業生產的OPA627，其噪聲極低，壓擺率為40V/us，帶寬為16MHz，知足設計要求。D/A采納TI企業生產的12位串行*****，基準電壓為15V，知足設計中的電壓范圍要求。實質電路如圖3-1所示。圖3-12.其余電路抗混疊低通濾波器：信號在進入A/D采樣以前，需進行抗混疊低通濾波，防備信號中的高頻重量超出fs/2(fs為A/D采樣頻次)，致使欠采樣，惹起頻次混疊。設計中采納截止頻次為15kHz的四階巴特沃斯有源低通濾波器。實質電路圖見附圖1。有效值檢測電路：為計算信號總功率，采納芯片AD637進行真有效值檢測。電路圖見附圖2。整型觸發電路：輸入信號經整型觸發電路產生同步觸發信號，與A/D配合實現信號的同步采樣。為減小輸出信號的邊沿顫動，輸入信號先經過一級放大電路，再經過一級施密特電壓比較器和兩級施密特觸發器。電路圖見附圖3。ADC電路：采納12位的MAX197實現。MAX197采納單電源+5V供電，但可經過軟件編程選擇不一樣的量程輸入，其可選量程有10V、5V、0~10V、0~5V。本設計中ADC有兩路輸入，一路是對輸入信號進行采樣，另一路將AD637的模擬量輸出轉變成數字量。前者采納5V量程，后者采納0~5V量程以提升分辨率。電路圖見附圖4。3.程序設計本系統軟件部分由FPGA和單片機構成。FPGA達成高速的辦理（信號的收集和儲存）以及FFT的計算。單片機則對FFT結果進行處理，達成功率譜、失真度的計算、周期性判斷以及用戶按鍵辦理、LED顯示等功能。程序流程如圖3-2所示。圖2-2程序流程圖四、測試方案與測試結果使用的儀器及型號數字示波器Tektronix*****RIGOLDG1011信號源*****C254直流穩壓電源2測試方法與數據(1)輸入電壓范圍及總功率丈量測試方法：輸入頻次為1kHz，峰峰值為20mV~9V的正弦波，表4-1記錄了系統測試結果。表4-1輸入電壓范圍測試數據表格壓范圍和功率丈量偏差的設計要求。(2)輸入頻次范圍及總功率丈量測試方法：輸入峰峰值為2V，頻次范圍為0.1kHz~10kHz的正弦信號，表4-2記錄了系統測試結果。表4-2輸入頻次范圍測試數據表格率范圍和功率丈量偏差的設計要求。(3)檢測輸入信號總功率與各頻次重量功率之和測試方法：輸入頻次為100Hz~10kHz，峰峰值為2V的正弦信號，分別在分辨率20Hz和100Hz時，測