【音頻剖析儀】音頻剖析儀使用教程AbstractThesystembasedonmicroprocessorusesFPGAtocarryoutFFTalgorithminordertoanalysetheaudiosignal.Itcontainsasignalconditioningmodule,AD637detectormodule,A/DsamplingmoduleandtheFFTalgorithmprocessingmodule.Thesignalconditioningconsistsofprogram-controlledamplifierandlow-passfiltertoachievesignalpreprocessing.Thesystemuses20-bitfixed-point4096-pointFFTcalculation,totheaccuratemeasurementofthefrequencyrange10-10kHz,theamplituderangeof100mVpp~10Vpptheinputsignalpowerandtotalpower,frequencyresolutionupto10Hz,andanalysisofsignaldistortiondegrees,todeterminetheperiodicsignal,andmeasureitscycle.Inaddition,thesystemalsohasastorageplaybackanddisplayfeaturessuchasmeasurementresults.一、系統(tǒng)方案論證與比較1.方案比較與選擇(1)整體方案比較與選擇系統(tǒng)核心在于對(duì)信號(hào)進(jìn)行頻譜剖析，從而實(shí)現(xiàn)功率譜、失真度等參數(shù)丈量。方案一：掃頻外差法。將輸入信號(hào)和掃頻本振產(chǎn)生的信號(hào)混頻，使變頻后信號(hào)不停移入窄帶濾波器，從而逐一選出被測頻譜重量。這類方法的長處是掃頻范圍大，但對(duì)硬件電路要求較高，分辨率不高，難以知足題目要求。方案二：多通道數(shù)字濾波器并行剖析法。輸入信號(hào)經(jīng)由A/D采樣以后，并行輸入給多個(gè)帶通數(shù)字濾波器，以選出各個(gè)頻次重量。該方法遇到數(shù)字器件資源的限制，難以設(shè)置足夠多的數(shù)字濾波器，從而沒法實(shí)現(xiàn)高分辨率和高掃描寬度。方案三：FFT剖析法。在有限時(shí)間T內(nèi)對(duì)信號(hào)進(jìn)行采樣，作FFT運(yùn)算將時(shí)域信號(hào)變成頻域信號(hào)，以獲取頻次和功率等信息。該方法硬件電路簡單，實(shí)現(xiàn)方便，但受ADC速度的限制，丈量范圍有限。考慮到此題只需求丈量20Hz~10kHz音頻信號(hào)的頻次成分，能夠?qū)崿F(xiàn)此方案。考慮到方案三硬件電路簡單，簡單實(shí)現(xiàn)，靠譜性高，且知足題目要求，故綜合考慮選擇方案三。(2)放大器方案比較與選擇方案一：使用模擬開關(guān)或繼電器配合運(yùn)放實(shí)現(xiàn)。經(jīng)過模擬開關(guān)或繼電器切換不一樣反應(yīng)電阻來調(diào)理放大倍數(shù)。該方法長處是動(dòng)向范圍大，但它由分立元件構(gòu)成，電路復(fù)雜，溫漂大。方案二：采納壓控放大器實(shí)現(xiàn)，由DAC輸出可變電壓控制放大器。一方面，因?yàn)镈AC有量化偏差，放大倍數(shù)不可以正確控制。另一方面，因?yàn)榭刂齐妷阂资芡饨鐢_亂，難以保持穩(wěn)固。此外，其性價(jià)比不高。方案三：采納DAC配合運(yùn)放實(shí)現(xiàn)。將DAC內(nèi)部可變的電阻網(wǎng)絡(luò)作為運(yùn)放的反應(yīng)電阻，實(shí)現(xiàn)增益可調(diào)。該方法精度高，電路簡單靠譜，性價(jià)比高。考慮到性價(jià)比以及此題目對(duì)精度的要求，選擇方案三。2.整體方案描繪系統(tǒng)框圖如圖1-1所示。輸入信號(hào)經(jīng)過程控放大器調(diào)整到ADC的輸入范圍，經(jīng)過抗混疊低通濾波器后，信號(hào)分為兩路。一路由AD637進(jìn)行有效值檢測，其模擬量輸出經(jīng)A/D變換為數(shù)字量，由FPGA送往MSP430進(jìn)行總功率的計(jì)算；另一路由ADC進(jìn)行同步采樣，送往FPGA中做FFT運(yùn)算，將運(yùn)算結(jié)果送到MSP430單片機(jī)，進(jìn)行功率譜、失真度等各項(xiàng)指標(biāo)的計(jì)算，并將辦理結(jié)果及時(shí)顯示出來。圖1-1系統(tǒng)原理框圖二、理論剖析與計(jì)算1.A/D量化噪聲剖析QLSB,變換電壓范圍為Umin~Umax,系統(tǒng)輸入2信號(hào)為Ui。則可假設(shè)A/D引入的量化偏差是零均值、在-Q/2和Q/2之間隨機(jī)均勻散布的，量化噪聲的均方值為：設(shè)A/D位數(shù)為N，其量化偏差為1Q/22Q2(1-1)edeQ/2Q122e量化后噪聲的均勻功率為：UmaxUmin2)(1-2)2N1因?yàn)橄到y(tǒng)噪聲致使的相對(duì)功率丈量偏差為：PNe2(EPN(1-3)Ui21設(shè)計(jì)中，我們采納12位的A/D,其量化偏差為LSB,變換電壓范圍-5V+5V，前級(jí)2調(diào)治電路將輸入信號(hào)調(diào)治到0.875V~5V。依據(jù)這些已知參數(shù)及式(1-1)、式(1-2)，代入式(1-3)，得：E6.49107~8.14105知足題目對(duì)精度的要求。2.放大器設(shè)計(jì)系統(tǒng)采納12位DAC與低噪聲運(yùn)放實(shí)現(xiàn)程控放大。由DAC內(nèi)部的反應(yīng)電阻R作為運(yùn)放的輸入電阻，而由DAC內(nèi)部數(shù)字量控制的倒型電阻網(wǎng)絡(luò)作為運(yùn)放的反應(yīng)電阻。則放大器增益為：4096G=code此中，code為12位DAC對(duì)應(yīng)的數(shù)字量輸入。不一樣幅度的輸入信號(hào)對(duì)應(yīng)的放大倍數(shù)和code如表2-1所示。表2-1放大器電路參數(shù)設(shè)計(jì)依據(jù)以上剖析，放大器的增益帶寬積應(yīng)大于125101031.25106Hz1.25MHz。依據(jù)設(shè)計(jì)要求，放大器輸出信號(hào)最大頻次為10kHz、最大幅值為5V，故要求該放大器的壓擺率大于2fA210453.14105V/s0.314V/s。3.功率譜計(jì)算原理：FPGA經(jīng)過A/D采樣獲取N個(gè)時(shí)域點(diǎn)序列{x(n)},進(jìn)行FFT變換后獲取N個(gè)頻域點(diǎn)序列{X(K)}，單片機(jī)讀取前N/2個(gè)頻域點(diǎn)進(jìn)行計(jì)算辦理（因?yàn)镕FT后N個(gè)點(diǎn)的數(shù)據(jù)是對(duì)稱的，因此計(jì)算時(shí)只使用N/2個(gè)點(diǎn)），獲取功率信息。單片機(jī)計(jì)算辦理過程以下：1由帕賽瓦爾定理x(n)Nn02N1K0x(K)，可獲取所有信號(hào)的總功率為：2211N121Px(n)2Nn0N2x(K)N2K02N1N/21K0x(K)22x(K)N2因?yàn)橐陨鲜羌僭O(shè)負(fù)載為1時(shí)獲取的，故實(shí)質(zhì)結(jié)果應(yīng)在本來的基礎(chǔ)上除以負(fù)載則第K條頻次譜線對(duì)應(yīng)的功率為PK。4.失真度的剖析和計(jì)算失真度定義為信號(hào)中所有諧波重量的能量與基波能量之比，即信號(hào)的總功率P和基波的頻次P1后，可方便地求出。5.周期性判斷方法周期函數(shù)的自有關(guān)函數(shù)也是同頻的周期函數(shù)，利用這一特色，可實(shí)現(xiàn)信號(hào)的周期性判斷。x(n)表示x(n)自有關(guān)函數(shù)()x(n)x(n)，此中L表示序列{x(n)}的長度，n0L-1在獲取經(jīng)過值。依據(jù)(出現(xiàn)第一個(gè)波谷

)

個(gè)抽樣周期后的采樣值，當(dāng)=0時(shí)，()取最大(0)()，挨次求出(1)、(2)，直至(m)，同時(shí)(m)小到必定程度，則以為{x(n)}是周期為m的周期序列。三、電路與程序設(shè)計(jì)1.前級(jí)放大電路設(shè)計(jì)信號(hào)輸入后經(jīng)過兩個(gè)高精度100的電阻并聯(lián)，實(shí)現(xiàn)輸入阻抗的要求。經(jīng)過電壓跟從器后進(jìn)入程控放大電路。依據(jù)放大器的理論剖析，程控放大器的運(yùn)放采納TI企業(yè)生產(chǎn)的OPA627，其噪聲極低，壓擺率為40V/us，帶寬為16MHz，知足設(shè)計(jì)要求。D/A采納TI企業(yè)生產(chǎn)的12位串行*****，基準(zhǔn)電壓為15V，知足設(shè)計(jì)中的電壓范圍要求。實(shí)質(zhì)電路如圖3-1所示。圖3-12.其余電路抗混疊低通濾波器：信號(hào)在進(jìn)入A/D采樣以前，需進(jìn)行抗混疊低通濾波，防備信號(hào)中的高頻重量超出fs/2(fs為A/D采樣頻次)，致使欠采樣，惹起頻次混疊。設(shè)計(jì)中采納截止頻次為15kHz的四階巴特沃斯有源低通濾波器。實(shí)質(zhì)電路圖見附圖1。有效值檢測電路：為計(jì)算信號(hào)總功率，采納芯片AD637進(jìn)行真有效值檢測。電路圖見附圖2。整型觸發(fā)電路：輸入信號(hào)經(jīng)整型觸發(fā)電路產(chǎn)生同步觸發(fā)信號(hào)，與A/D配合實(shí)現(xiàn)信號(hào)的同步采樣。為減小輸出信號(hào)的邊沿顫動(dòng)，輸入信號(hào)先經(jīng)過一級(jí)放大電路，再經(jīng)過一級(jí)施密特電壓比較器和兩級(jí)施密特觸發(fā)器。電路圖見附圖3。ADC電路：采納12位的MAX197實(shí)現(xiàn)。MAX197采納單電源+5V供電，但可經(jīng)過軟件編程選擇不一樣的量程輸入，其可選量程有10V、5V、0~10V、0~5V。本設(shè)計(jì)中ADC有兩路輸入，一路是對(duì)輸入信號(hào)進(jìn)行采樣，另一路將AD637的模擬量輸出轉(zhuǎn)變成數(shù)字量。前者采納5V量程，后者采納0~5V量程以提升分辨率。電路圖見附圖4。3.程序設(shè)計(jì)本系統(tǒng)軟件部分由FPGA和單片機(jī)構(gòu)成。FPGA達(dá)成高速的辦理（信號(hào)的收集和儲(chǔ)存）以及FFT的計(jì)算。單片機(jī)則對(duì)FFT結(jié)果進(jìn)行處理，達(dá)成功率譜、失真度的計(jì)算、周期性判斷以及用戶按鍵辦理、LED顯示等功能。程序流程如圖3-2所示。圖2-2程序流程圖四、測試方案與測試結(jié)果使用的儀器及型號(hào)數(shù)字示波器Tektronix*****RIGOLDG1011信號(hào)源*****C254直流穩(wěn)壓電源2測試方法與數(shù)據(jù)(1)輸入電壓范圍及總功率丈量測試方法：輸入頻次為1kHz，峰峰值為20mV~9V的正弦波，表4-1記錄了系統(tǒng)測試結(jié)果。表4-1輸入電壓范圍測試數(shù)據(jù)表格壓范圍和功率丈量偏差的設(shè)計(jì)要求。(2)輸入頻次范圍及總功率丈量測試方法：輸入峰峰值為2V，頻次范圍為0.1kHz~10kHz的正弦信號(hào)，表4-2記錄了系統(tǒng)測試結(jié)果。表4-2輸入頻次范圍測試數(shù)據(jù)表格率范圍和功率丈量偏差的設(shè)計(jì)要求。(3)檢測輸入信號(hào)總功率與各頻次重量功率之和測試方法：輸入頻次為100Hz~10kHz，峰峰值為2V的正弦信號(hào)，分別在分辨率20Hz和100Hz時(shí)，測