1第5章

存儲器系統2主要內容：存儲器系統的概念半導體存儲器的分類及其特點半導體存儲芯片的外部特性及其與系統的連接存儲器擴展技術高速緩存3§5.1

概述主要內容：存儲器系統及其主要技術指標半導體存儲器的分類及特點兩類半導體存儲器的主要區別4一、存儲器系統51.存儲器系統的一般概念將兩個或兩個以上速度、容量和價格各不相同的存儲器用硬件、軟件或軟硬件相結合的方法連接起來系統的存儲速度接近最快的存儲器，容量接近最大的存儲器。構成存儲系統。62.兩種存儲系統在一般計算機中主要有兩種存儲系統：Cache存儲系統主存儲器高速緩沖存儲器虛擬存儲系統主存儲器磁盤存儲器7Cache存儲器系統Cache（高速緩沖存儲器）速度快，容量小主內存：速度慢，容量大Cache存儲系統由硬件系統管理。對程序員是透明的。設計目標：提高存取速度CPUCache主存虛擬存儲器系統虛擬存儲器系統由主內存和部分磁盤存儲器構成。虛擬存儲系統由操作系統管理，對應用程序員透明。設計目標：增加存儲容量8主存儲器磁盤存儲器93.主要性能指標存儲容量（S）（字節、千字節、兆字節等）存取時間（T）（與系統命中率有關）命中率（H）T=H*T1+（1-H）*T2訪問效率（e）單位容量價格（C）104.微機中存儲器的層次結構

通用寄存器組及指令、數據緩沖棧高速緩存主存儲器聯機外存儲器脫機外存儲器片內存儲部件內存儲部件外存儲部件微機擁有不同類型的存儲部件由上至下容量越來越大，但速度越來越慢11存儲器：內存、外存內存——存放當前運行的程序和數據。特點：快，容量小，隨機存取，CPU可直接訪問。通常由半導體存儲器構成RAM、ROM外存——存放非當前使用的程序和數據。特點：慢，容量大，順序存取/塊存取。需調入內存后CPU才能訪問。通常由磁、光存儲器構成，也可以由半導體存儲器構成磁盤、磁帶、CD-ROM、DVD-ROM、固態盤12二、半導體存儲器131.半導體存儲器半導體存儲器由能夠表示二進制數“0”和“1”的、具有記憶功能的半導體器件組成。能存放一位二進制數的半導體器件稱為一個存儲元。若干存儲元構成一個存儲單元。142.半導體存儲器的分類按工作方式不同分兩類：隨機存取存儲器RAM(RandomAccessMemory)只讀存儲器ROM(ReadOnlyMemory)。153.主要技術指標存儲容量存儲單元個數×每單元的二進制數位數存取時間實現一次讀/寫所需要的時間存取周期連續啟動兩次獨立的存儲器操作所需間隔的最小時間可靠性平均故障間隔時間MTBF功耗16§5.2隨機存取存儲器掌握：SRAM與DRAM的主要特點幾種常用存儲器芯片及其與系統的連接存儲器擴展技術17一、靜態存儲器SRAM181.SRAM的基本存儲電路存儲元由6個MOS管組成的雙穩電路構成，存儲信息穩定。p199T1,T2,T3,T4組成雙穩態觸發器，T3,T4是T1,T2的負載。若T1截止,則A=1,使T2導通,于是B=0。而B=0保證了T1截止，處于穩定狀態。反之，T1導通,T2截止,為另一種穩定狀態。T5,T6行向選通門,T7,T8列向選通門（公用）,分別受行/列選線上電平的控制。2.SRAM的特點用雙穩態觸發器存儲信息。速度快（<5ns），不需刷新，外圍電路比較簡單，但集成度低（存儲容量小，約1Mbit/片），功耗大。在PC機中，SRAM被廣泛地用作高速緩沖存儲器Cache。對容量為M*N的SRAM芯片，其地址線數=㏒2M；數據線數=N。反之，若SRAM芯片的地址線數為K，則可以推斷其單元數為2K個。19203.典型SRAM芯片掌握：

主要引腳功能工作時序與系統的連接使用21典型SRAM芯片SRAM6264：容量：8KX8b外部引線圖6264外部引腳圖226264芯片的主要引線地址線：A0------A12；數據線：D0------D7；輸出允許信號：OE；寫允許信號：WE；選片信號：CS1，CS2。6264D7-D0A12-A0OEWECS1CS26264外部引線圖6264操作與控制信號對應關系23246264的工作過程寫操作

工作時序6264的工作過程讀操作254.半導體存儲器總線接口原理深入理解8088總線信號主存儲器的編址半導體存儲器與總線的連接方式26278088總線A19-A0A15-A0MEMR、MEMWIOR、IOW存儲器輸入/輸出RD、WRIO/M（1）8088總線信號（2）微機中的主內存微機中的主內存可能由多片存儲芯片（存儲體）構成；每片存儲器芯片（每個存儲體）上都含若干存儲單元，每個存儲單元在整個內存空間中都必須具有惟一的地址。2829（3）存儲器編址001100001111000001011010低位地址高位地址30存儲器編址片選地址（高位）片內地址（低位）內存地址微型機中的主存儲器采用高位地址交叉訪問方式用高位地址選擇芯片，低位地址選擇芯片內的單元若芯片容量（單元數）為m，則：低位地址的位數=316264芯片的編址片首地址A19A12A0A19A12A00000000000000XXXXXXXXXXXXXX1111111111111片尾地址32（4）存儲器與系統總線的連接001100001111000001011010CS00譯碼器1CS存儲器構建原理：33高位交叉訪問存儲器的連接原理示意圖：低位地址用于選擇芯片上的單元高位地址用于選中芯片346264芯片與系統的連接D0~D7A0A12???WEOECS1CS2???A0A12MEMWMEMR譯碼電路高位地址信號D0~D7SRAM62648088總線+5V┇355.譯碼電路所謂譯碼就是將輸入的一組二進制編碼變換為一個特定的輸出信號。將輸入的一組高位地址信號通過變換，產生一個有效的輸出信號，用于選中某一個存儲器芯片，從而確定了該存儲器芯片在內存中的地址范圍。用專門的譯碼器或基本邏輯門電路實現36譯碼方式全地址譯碼部分地址譯碼37（1）全地址譯碼特點：用全部的高位地址信號作為譯碼信號；使存儲器芯片的每一個單元都占據一個唯一的內存地址。386264芯片全地址譯碼例A19A18A17A16A15A14A13&1CS11SRAM6264CS2+5V01111000396264芯片全地址譯碼例片首地址A19A12A0A19A12A00000000000000111100011110001111111111111片尾地址該6264芯片的地址范圍=F0000H~F1FFFH40全地址譯碼例若已知某SRAM6264芯片在內存中的地址為：

3E000H～3FFFFH試畫出將該芯片連接到系統的譯碼電路。41全地址譯碼例設計步驟：寫出地址范圍的二進制表示；確定各高位地址狀態；設計譯碼器。片首地址A19A12A0A19A12A00000000000000001111100111111111111111111片尾地址（3E000H～3FFFFH）42全地址譯碼例A19A18A17A16A15A14A13&1CS1高位地址：0011111SRAM6264CS2+5V0011111043（2）部分地址譯碼特點：用部分高位地址信號（而不是全部）作為譯碼信號；使被選中存儲器芯片占有幾組不同的地址范圍。若全部高位地址信號的位數為m，譯碼信號的位數為i，則所選存儲器芯片占有的地址范圍數為：下例使用高6位地址作為譯碼信號，從而使被選中芯片的每個單元都占有兩個地址，即這兩個地址都指向同一個單元。44部分地址譯碼例兩組地址：F0000H——F1FFFHB0000H——B1FFFHA19A17A16A15A14A13&16264CS1111000高位地址：1×110001011000，1111000456.應用舉例將SRAM6264芯片與系統連接，使其地址范圍為：38000H~39FFFH。使用74LS138譯碼器構成譯碼電路。46存儲器芯片與系統連接例由題知地址范圍：

00111000…

…

…0

00111001…

…

…1高位地址A19A12A047應用舉例D0~D7A0A12???WEOECS1CS2???A0A12MEMWMEMRD0~D7A19G1G2AG2BCBA&&A18A14A13A17A16A15VCCY048二、動態隨機存儲器DRAM1.DRAM基本存儲電路寫入時，使字選線上為高電平，T1管導通，待寫入的信息由位線D（數據線）存入Cs。讀出時，同樣使字選線上為高電平，T1管導通，則存儲在Cs上的信息通過T1管送到D線上，再通過放大，即可得到存儲信息。49由T1管和寄生電容Cs組成。單管動態基本存儲電路注意：為節省面積，電容Cs不可能做得很大，一般使Cs<CD。這樣，讀出“1”和“0”時電平差別不大，故需鑒別能力高的讀出放大器。Cs上信息被讀出后，其電壓由0.2V下降為0.1V，是破壞性讀出。要保持原存信息，讀出后必須重寫。由于電容上存儲的電荷不能長時間保存，總會泄漏，因此必須定時給電容補充電荷，稱為“刷新”或“再生”。典型的刷新時間間隔為2ms。使用單管電路，其外圍電路比較復雜。但因使用管子最少，4K以上容量較大的RAM，大多采用單管電路。50512.DRAM的特點存儲元主要由電容構成；主要特點：存儲信息不穩定，需要定時刷新。存儲容量高（集成度高），功耗低，存取速度較低，價格便宜。DRAM芯片主要用作主內存。523.典型DRAM芯片2164A2164A：64K×1bit采用行地址和列地址來確定一個單元；行列地址分時傳送，共用一組地址信號線；地址信號線的數量僅為同等容量SRAM芯片的一半。53主要引線行地址選通信號。用于鎖存行地址；列地址選通信號。地址總線上先送上行地址，后送上列地址，它們分別在#RAS和#CAS有效期間被鎖存在鎖存器中。DIN：數據輸入DOUT：數據輸出WE=0WE=1WE：寫允許信號RAS：CAS：數據寫入數據讀出54工作過程數據讀出數據寫入刷新工作時序讀出行地址領先于行選通先有效，行選通后將行地址鎖存，然后列地址上地址線，列地址選通鎖存。讀寫信號為高電平，控制數據從存儲單元輸出到DOUT。55寫入對行、列選通信號要求不變。寫信號先于列選通有效，寫入的數據信息必須在列選通有效前送入DIN，且在列選通有效后，繼續保持一段時間，才能保證數據能正確寫入。5657刷新將存放于每位中的信息讀出再照原樣寫入原單元的過程---------刷新在刷新操作中，只有行選通起作用，即芯片只讀取行地址，由于列選通無效，所以在刷新時，數據不會送到輸出數據線上。刷新時序584.2164A在系統中的連接與系統連接圖存儲體592164A在系統中的連接DRAM2164A與系統連接的幾點說明：芯片上的每個單元中只存放1位二進制碼，每字節數據分別存放在8片芯片中；系統的每一次訪存操作需同時訪問8片2164A芯片，該8片芯片必須具有完全相同的地址；芯片的地址選擇是按行、列分時傳送，由系統的低8位送出行地址，高8位送出列地址。結論：每8片2164A構成一個存儲體（單獨一片則無意義）；每個存儲體內的所有芯片具有相同的地址（片內地址），應同時被選中，僅有數據信號由各片分別引出。60三、存儲器擴展技術611.存儲器擴展用多片存儲芯片構成一個需要的內存空間；各存儲器芯片在整個內存中占據不同的地址范圍；任一時刻僅有一片（或一組）被選中。

存儲器芯片的存儲容量等于：

單元數×每單元的位數字節數字長擴展單元擴展字長622.存儲器擴展方法位擴展字擴展字位擴展擴展字長擴展單元數既擴展字長也擴展單元數63位擴展構成內存的存儲器芯片的字長小于內存單元的字長時——需進行位擴展。位擴展：每單元字長的擴展。64位擴展例用8片2164A芯片構成64KB存儲器。LS158A0~A7A8~A152164A2164A2164ADBABD0D1D70000HFFFFH.…65用8片2Kx1位的芯片組成容量為2Kx8位的存儲器，各芯片的數據線分別接到數據總線的各位，而地址線的相應位及各控制線，則并聯在一起。2Kx166位擴展方法：將每片的地址線、控制線并聯，數據線分別引出。位擴展特點：存儲器的單元數不變，位數增加。67字擴展地址空間的擴展芯片每個單元中的字長滿足，但單元數不滿足。擴展原則：每個芯片的地址線、數據線、控制線并聯。片選端分別引出，以使每個芯片有不同的地址范圍。68A0～A10DBABD0～D7A0~A10R/WCS2K×8D0～D7A0～A102K×8D0～D7D0～D7A0~A10CS譯碼器Y0Y1高位地址R/W字擴展示意圖69字擴展例用兩片64K×8位的SRAM芯片構成容量為128KB的存儲器兩芯片的地址范圍分別為：20000H～2FFFFH30000H～3FFFFH

70字擴展例G1G2AG2BCBAY2Y3&MEMRMEMWA19A18A17A1674LS138高位地址：芯片1：0010芯片2：0011A19A18A17A16芯片1芯片271字位擴展設計過程：根據內存容量及芯片容量確定所需存儲芯片數；進行位擴展以滿足字長要求；進行字擴展以滿足容量要求。若已有存儲芯片的容量為L×K，要構成容量為M×N的存儲器，需要的芯片數為：

（M/L）×（N/K）72字位擴展例用32Kb芯片構成256KB的內存。73§5.3

只讀存儲器（ROM）掩模ROM一次性可寫ROM可讀寫ROM分類EPROMEEPROM（紫外線擦除）（電擦除）掩膜ROM掩膜ROM所保存的信息取決于制造工藝，一旦芯片制成后，用戶是無法變更其結構的。這種存儲單元中保存的信息，在電源消失后，也不會丟失，將永遠保存下去。若地址信號為00，則選中第一條字線，該線輸出為1，若有MOS管與其相連，該MOS管導通，對應的位線就輸出為0，若沒有管子與其相連，輸出為1，所以，選中字線00后輸出為0110。同理，字線01輸出為0101。可編程序的ROM：PROM如果用戶需要寫入程序，則要通過專門的PROM寫入電路，產生足夠大的電流把要寫入“1”的那個存儲位上的二極管擊穿，就意味著寫入了“1”。讀出的操作同掩膜ROM。這種存儲器在出廠時，存儲體中每條字線和位線的交叉處都是兩個反向串聯的二極管的PN結，字線與位線之間不導通，此時，意味著該存儲器中所有的存儲內容均為“0”。可擦除可編程序的ROM：EPROM首先，柵極浮空，沒有電荷，沒有導電通道，漏源級之間不導電，表明存儲單元保存的信息為“1”。如果在漏源級之間加上+25V的電壓，漏源極被瞬間擊穿，電子通過SiO2絕緣層注入到浮動柵，浮動柵內有大量的負電荷。當高電壓去除后，由于浮動柵周圍是SiO2絕緣層，負電荷無法泄漏，在N基體內感應出導電溝道。導電溝道表明相應的存儲單元導通，這時存儲單元所保存的信息為“0”。一般情況下，浮動柵上的電荷不會泄漏，并且在微機系統的正常運行過程中，其信息只能讀出而不能改寫。如果要清除存儲單元中所保存的信息，就必須將浮動柵內的負電荷釋放掉。用一定波長的紫外光照射浮動柵，負電荷可以獲得足夠的能量擺脫SiO2的包圍，以光電流的形式釋放掉，這時，原來存儲的信息也就不存在了。由這種存儲單元所構成的ROM存儲芯片，在其上方有一個石英玻璃的窗口，紫外線正是通過這個窗口來照射其內部電路而擦除信息的，一般擦除信息需用紫外線照射15～20分鐘。電可擦除可編程ROM:EEPROM原理與EPROM類似，當浮動柵上沒有電荷時，漏源極不導電，數據信息為“1”，當浮動柵帶上電荷，漏源極導通，數據信息為“0”。在第一級浮動柵上面增加了第二級浮動柵，當VG電壓為正，電荷流向第一級浮動柵(編程)，當VG電壓為負，電荷從浮動柵流向漏極(擦除)，這個過程要求電流極小，可用普通電源(5V)供給VG。81ROM存儲元件可看作是一個單向導通的開關電路。當字線上加有選中信號時:如果電子開關S是斷開的，位線D上將輸出信息1；如果S是接通的，則位線D經T1接地，將輸出信息0。ROM存儲信息原理82一、EPROM831.特點可多次編程寫入；掉電后內容不丟失；內容的擦除需用紫外線擦除器。

842.EPROM27648K×8bit芯片地址信號：A0

——

A12數據信號：D0

——

D7輸出信號：OE片選信號：CE編程脈沖輸入：PGM其引腳與SRAM6264完全兼容.

853.2764的工作方式數據讀出編程寫入擦除標準編程方式快速編程方式編程寫入：每出現一個編程負脈沖就寫入一個字節數據86方式引腳狀態VPP數據線狀態讀出00＋5V＋5VDOUT（輸出）編程輸入01寬50ms±5ms負脈沖＋21VDIN（輸入）校驗編程內容00＋5V＋21VDOUT（輸出）禁止編程01無脈沖＋21V高阻抗EPROM存儲芯片，在其上方有一個石英玻璃的窗口，紫外線正是通過這個窗口來照射其內部電路而擦除信息的，一般擦除信息需用紫外線照射15～20分鐘。擦除后，每個單元數據為FFH8788二、EEPROM891.特點可在線編程寫入；掉電后內容不丟失；電可擦除。902.典型EEPROM芯片98C64A8K×8bit芯片；13根地址線（A0

——

A12）；8位數據線（D0

——D7）；輸出允許信號（OE）；寫允許信號（WE）；選片信號（CE）；狀態輸出端（READY

/

BUSY）。98C64A913.工作方式數據讀出編程寫入擦除字節寫入：每一次BUSY端變高寫入一個字節自動頁寫入：每一次BUSY端變高寫入一頁（1~32字節）字節擦除：一次擦除一個字節片擦除：一次擦除整片時序92934.EEPROM的應用可通過程序實現對芯片的讀寫；僅當READY/BUSY=1時才能進行“寫”操作“寫”操作的方法：根據參數定時寫入通過判斷READY/BUSY端的狀態進行寫入僅當該端為高電平時才可寫入下一個字節。P215例94四、閃速EEPROM特點：通過向內部控制寄存器寫入命令的方法來控制芯片的工作方式。95工作方式數據讀出編程寫入：擦除讀單元內容讀內部狀態寄存器內容讀芯片的廠家及器件標記數據寫入，寫軟件保護字節擦除，塊擦除，片擦除擦除掛起，恢復96§5.4

高速緩存（Cache)了解：Cache的基本概念；基本工作原理；命中率；Cache的分級體系結構97Cache的基本概念設置Cache的理由：CPU與主存之間在執行速度上存在較大差異；高速存儲器芯片的價格較高；設置Cache的條件：程序的局部性原理時間局部性：最近的訪問項可能在不久的將來再次被訪問空間局部性：一個進程所訪問的各項，其地址彼此很接近98Cache的工作原理CPUCache主存DBDBDB命中存在不命中99Cache的命中率訪問內存時，CPU首先訪問Cache，找到則

“命中”，否則為“不命中”。命中率影響系統的平均存取速度。Cache存儲器系統的平均存取速度=

Cache存取速度×命中率+RAM存取速度×不命中率例如：RAM的存取時間為8ns，CACHE的存取時間為1ns，CACHE的命中率為90%。則存儲器整體訪問時間由沒有CACHE的8ns減少為：

1ns×90%+8ns×10%=1.7ns

速度提高了近4倍。在一定的范圍內，Cache越大，命中率就越高，但相應成本也相應提高Cache與內存的空間