微機原理及應用本章主要內容：4.1總線及時序4.2IBMPC/XTCPU子系統4.3IBMPC的系統總線及時序4.4PC機的其它總線4PC機的總線結構和時序微機的總線結構

l

總線的分類按照總線在微機中所處位置和功能范圍不同，可把總線分為以下4類：1．片內總線：連接芯片內各功能部件，在芯片內部，如CPU內部總線2．片級總線：在一塊印制電路上連接各芯片，如主機板上CPU與外圍芯片的互連。3．系統總線：系統底板上實現主機板與擴展板連接的總線，如連接顯卡、聲卡的總線，是微機特有的一種總線，也稱板級總線。4．外總線：用于微機系統和微機系統之間或微機系統與其它電子儀器設備的連接，不是微機所特有，一般是借用電子工業的標準，所以又稱通信總線，如RS-232、IEEE-488、IEEE-1394等。8088CPU引腳圖VccA15A16/S3A17/S4A18/S5A19/S6(HIGH)(SSO)MN/MXRDRQ/GT0(HOLD)RQ/GT1(HLDA)LOCK(WR)S2/(IO/M)S1(DT/R)S0(DEN)QS0(ALE)QS1(INTA)TESTREDAYRESETGNDA14A13A12A11A10A9A8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGND12345678910111213141516171819204039383736353433323130292827262524232221最大組態(最小組態)一、地址/數據總線二、地址/狀態總線三、與CPU工作方式無關的控制線四、與CPU工作方式相關的控制線五、電源和地線8088的引腳分類

l

（片間）總線的三態性三態：指輸出有邏輯高電平、邏輯低電平和浮空三種狀態。當處于浮空狀態時，總線電路呈現極高的輸出阻抗，如同與外界隔絕一樣。總線電路的這種三態性，既保證了在任何時刻，只允許此刻進行信息交換的設備占用總線，其他設備與總線完全脫離，不會影響信息的正常傳遞，又為其他快速信息傳遞方式(如DMA)提供了必要條件。總線的三態性是現在問世的所有微處理器的共性。微處理器(包括8088/8086)的地址總線、數據總線及部分控制總線均采用三態緩沖器式總線電路。微機的總線結構

8088引腳的分時復用

l

8086/8088地址/數據線的分時復用特性為了減少芯片上的引腳數目，8086/8088CPU都采用了分時/復用的地址/數據、地址/狀態總線。當CPU執行存儲器讀寫或I/O讀寫操作時，在T1狀態時要給出被訪問單元或端口的地址，然后再在讀/寫信號的控制下，傳送要讀/寫的數據。所以地址信息和數據信息的傳送在時間上有先后次序，可以分時共用總線。時鐘周期(T狀態)：時鐘周期是CPU處理動作的最小時間單位。微機系統的操作都是在系統時鐘的嚴格控制下按順序進行的。8088CPU的標準時鐘頻率為5MHz，故其時鐘周期或一個T狀態為200ns。在IBMPC中，系統時鐘頻率為4.77MHz，故一個T狀態為210ns。總線周期：CPU訪問一次存儲器或輸入輸出端口所需的時間。訪問一次即進行一次讀或寫。對于8088CPU，一次讀/寫只能讀/寫一個字節。而8086CPU，一次讀/寫能讀/寫一個字。基本總線周期：一個基本總線周期由4個T狀態組成，即T1、T2、T3、T4。各狀態時操作如下：T1：CPU輸出存儲器或I/O口地址信息并鎖存；T2：CPU輸出讀/寫控制信號；T3：數據有效；T4：完成數據傳送。總線周期的概念

在使用8088CPU構成一個微機系統時，根據所連的存儲器和外設規模的不同，CPU有兩種不同的工作模式（組態）。當系統規模較小時，系統的控制總線可直接由CPU的控制線供給，稱為最小工作模式或最小組態。當系統規模較大時，要求有較強的驅動能力和控制能力，8088CPU需要借助總線控制器8288來形成各種控制信號，稱為最大工作模式或最大組態。8088CPU通過其P33引腳來區分它是處于最大組態還是最小組態，最大組態時該引腳接地，最小組態時該引腳接+5V電源。PC/XT系統是最大組態。8088CPU的兩種工作模式8088CPU的兩種組態最小組態：一般是單處理器系統最大組態：一般是多處理器系統：主處理器，協處理器。協處理器：8088CPU常用的協處理器有：數學協處理器8087；輸入/輸出協處理器8089。它們都有自己的指令系統，可以對其編制程序。

最小組態最大組態P33MN/MX接5V P33MN/MX接地構成單處理器系統 構成多處理器系統控制信號由CPU提供控制信號由8288提供P170P1728088的引腳功能

一、地址/數據總線AD7~AD0：分時復用，三態，需地址鎖存A15~A8：地址線，輸出，三態二、地址/狀態總線A19~A16/S6~S3：輸出，三態。訪問存儲器時，T1狀態時輸出存儲器的最高4位地址，需外部鎖存。訪問外設時，這4位不用，T1狀態時全為低。在T1狀態之后，這些線切換為狀態信息，供CPU使用。8088的引腳功能A19~A16/S6~S3：S4,S3：編碼，指明當前正使用的段寄存器。其編碼和使用的段寄存器如下：00為ES，01為SS，10為CS，11為DS。S5：輸出,指明中斷允許標志IF的當前狀態。S6：沒定義，始終為低電平。在DMA方式時，這些線處于三態。8088的引腳功能三、與CPU工作方式無關的控制線（8條）P32RD：讀信號，輸出，三態。進行存儲器或I/O端口讀操作，被訪問單元使用這個信號打開數據門，使數據進入數據總線。P22READY：輸入。CPU尋址的存儲器或I/O設備送來的響應信號，高電平有效。當其有效時，將進行數據傳送。CPU在T3周期的開始采樣此線。若為低，則在T3周期結束后插入TW周期，直至READY線變高后，則在此TW周期結束后，進入T4周期，完成數據傳送。P18INTR：輸入可屏蔽中斷請求信號，電平觸發輸入信號，高電平有效。CPU在每條指令周期的最后一個T狀態的起始時刻采樣這條線，以決定是否進入中斷響應周期。P17NMI：輸入非屏蔽中斷請求信號，邊沿觸發信號，上升沿有效。此線上的中斷請求信號不能被IF標志屏蔽。若有請求，CPU同樣是在現行指令結束后響應。8088的引腳功能8088的引腳功能P21RESET：復位信號，輸入，該信號使處理器立即結束現行操作。該信號必須保持高電平至少四個時鐘周期，以完成內部的復位過程。復位后，F、IP、DS、ES、SS和指令隊列都被清除，CS=0FFFFH。所以當其變低時，CPU將從0FFFF0H處開始執行指令。該處為只讀存儲器區，放一條無條件轉移指令轉到引導程序。8088的引腳功能P23TEST：輸入，由WAIT指令測試的信號。若為有效低電平，執行WAIT指令后面的指令，若為高電平，CPU處于空閑等待狀態，重復執行WAIT指令。利用WAIT指令和這個引腳可以使處理器與外部硬件同步。

P19CLK：時鐘輸入信號，一般由時鐘發生器8284給出。P34

8088外部數據只有8位，因此沒用。在最大組態時恒接高電平。

對8086，P34是BHE/S7，它是高8位數據總線允許/狀態復用引腳。8088的引腳功能四、與CPU工作方式相關的控制線和狀態線最小組態下：P24INTA，CPU輸出的中斷響應信號P25ALE，地址鎖存允許信號P26DEN，數據允許信號P27DT/R，數據收/發控制信號P28IO/M，存儲器和I/O口選擇信號P29WR，CPU寫信號P30HOLD，輸入，總線保持請求信號P31HOLA，輸出，總線請求響應信號最大組態下：P24P25

（QS1）（QS0）CPU指令隊列狀態信號，編碼見書P138表4-2。P28P27P26S2S1S0，這三條線是最大組態時8088給8288總線控制器發送控制代碼的。8288根據這一組碼產生有關存儲器或I/O訪問的總線周期和所需要的控制信號。這些狀態線的編碼見書P138表4-1。P29LOCK：輸出，三態。該信號由前綴指令LOCK使其有效，且保持該條指令執行完畢。當其有效時，別的總線設備不能取得對系統總線的控制權。8088的引腳功能8088的引腳功能

P30P31RQ/GT0，RQ/GT1：是最大組態下DMA請求/允許信號。每一個腳都是雙向的。RQ/GT0比RQ/GT1有更高的優先權。請求和允許的順序如下：1）要占用總線的的總線主設備輸送一個寬度為一個時鐘周期的脈沖給8088，表示請求使用總線；2）CPU在當前總線周期的T4狀態，輸出一個寬度為一個時鐘周期的脈沖給該總線主設備，作為讓出總線的應答信號。從下一個時鐘周期開始，CPU釋放總線。3）當總線主設備使用總線結束后，輸出一個時鐘周期的脈沖給CPU，表示總線請求結束，CPU在下一個時鐘周期開始又控制總線。8088的引腳功能五、電源和地線P40VCC：電源線，要求加5V±10%的電壓P1P20

GND：地線。IBMPC/XTCPU子系統

IBMPC/XT的CPU子系統除了核心器件8088CPU以外，還需要附加：l

時鐘發生器8284l

總線控制器8288l

地址鎖存器l

數據總線驅動器等。8284A時鐘發生器

8088內沒有時鐘發生電路，8284就是供8088/86系列使用的單片時鐘發生器。它由時鐘電路、復位電路、準備就緒電路3部分組成。CSYNCPCLKAEN1RDY1REDAYRDY2AEN2CLKGNDVccX1X2ASYNCEFIF/COSCRESRESET1234567891817161514131211108284引腳圖8284A時鐘發生器

l

時鐘發生電路X1，X2：外接石英晶體連接端EFI：外部振蕩源輸入端F/C：使用外振源還是由X1,X2端外接晶體振蕩器，低電平時外接晶體振蕩器。CLK：振蕩信號經3分頻后產生的占空比為1/3的時鐘信號(4.77MHz)PLCK：對振源信號六分頻，占空比為1/2的外部時鐘，供定時/計數器使用。8284A時鐘發生器

l

時鐘發生電路OSC：晶振頻率輸出端，供顯示器用

PC/XT微機只使用一片8284A，外接14.31818MHz的晶體(這是IBM彩色圖形卡上必須使用的頻率)，OSC端輸出14.31818MHz的振蕩信號，CLK端輸出4.77MHz的時鐘信號，PCLK端輸出2.38MHz的外部時鐘信號。

CSYNC：時鐘同步輸入，為多個8284同步工作而設置，對由EFI引入的外部振蕩信號同步。使用X1、X2晶振時，此腳接地。8284A時鐘發生器

l

復位電路RES:復位信號輸入，用于產生使系統復位的輸出信號RESET，一般來自電源電路。RESET:復位信號輸出，由RES經時鐘同步后輸出，接到CPU的RESET端，供CPU及整個系統復位用。l

準備就緒電路RDY1，RDY2：準備就緒輸入信號。有效時表明設備已經準備好傳送數據。AEN1，AEN2：用來決定對應的RDY信號生效與否，若有效使RDY1和RDY2產生REDAY信號，否則插入等待周期。READY：輸出到CPU的準備就緒信號ASYNC：準備就緒輸入信號和時鐘信號進行同步的方式（兩級同步或一級同步）選擇輸入端。8284A時鐘發生器8284A的功能：l產生恒定的時鐘信號對準備好信號進行同步對復位信號進行同步l外部信號RDY和RES可以在任何時候到來，8284A把它們同步在時鐘下降沿時輸出READY和RESET信號到CPU。8288總線控制器

當8088工作在最大組態方式時，就需要使用8288總線控制器來產生存儲器和I/O端口讀寫操作的控制信號。在最大組態的系統中，命令信號和總線控制所需要的信號都是8288根據8088提供的狀態信號S0、S1、S2輸出的。IOBCLKS1DT/RALEAENMRDCAMWCMWTCGNDVccS0S2MCE/PDENDENCENINTAIORCAIOWCIOWC12345678910201918171615141312118288引腳圖8288總線控制器譯碼器狀態發生器命令信號MRDCMWTCAMWCIORCIOWCAIOWCINTA控制邏輯發生器控制信號DT/RDENMCE/PDENALES0S1S2CLKAENCENIOB8288的框圖如下：

8288總線控制器l總線控制信號ALE：地址鎖存允許信號DEN：數據允許信號DT/R：數據發送/接收控制信號8288總線控制器命令信號INTACPU中斷響應的輸出信號MRDC對存儲器讀命令MWTC對存儲器寫命令IORC對I/O口讀命令IOWC對I/O口寫命令AMWC提前一個時鐘周期對存儲器寫命令AIOWC提前一個時鐘周期對I/O口寫命令8288總線控制器l邏輯控制信號IOB：低電平時,8288處于系統總線方式,在這種方式下，總線仲裁邏輯向8288的AEN輸入端發送低電平，表示總線可供使用。在多處理器使用一組總線的系統中必須使用系統總線方式。IBM/XT的8288即工作在此方式。高電平時8288工作于I/O總線方式，此時I/O命令總是允許的。在多處理器系統中，對于外部設備和存儲器總是歸某個處理器使用，則可使用此方式。CLK：接8284的時鐘輸出信號。8288總線控制器AEN：只有在該信號有效并延遲115ns后，8288才輸出命令信號和總線控制信號。即AEN為低電平時是CPU控制總線；AEN為高時是DMA控制總線。該引腳接來自總線仲裁電路的AENBRD信號。CEN：該引腳接總線仲裁電路的AEN’(即AENBRD的反相信號)。當AEN有效時，CEN為高電平，也有效，8288才處于正常工作狀態MCE/PDEN：設備級聯允許信號/外部數據允許信號。在IBMPC/XT中8288工作在系統總線方式，又只有一片8259，即沒有8259的級聯，因此該信號未使用。地址鎖存器l

地址鎖存器：Intel8282或74LS373當地址鎖存允許信號ALE被送到373的選通端G上時，373就鎖存送到它的數據輸入端的數據。當把一個低電平有效的信號送給輸出允許端(OE)時，373就把鎖存的數據從數據輸出端輸出。雙向總線驅動器l

雙向總線驅動器8088CPU數據總線的負載能力是有限的。為了增加8088的負載能力，尤其是組建較大系統時，在8088和系統數據總線間需使用雙向總線收/發驅動器。用于雙向總線驅動器的芯片有8286和74LS245。G：控制驅動器A端和B端何時接通DIR：當DIR輸入高電平時。數據從A傳到B；當DIR輸入低電平時。數據從B傳到A。IBMPC/XT的控制核心系統加電時，電源正常后送來50μs的低電平信號，經8284同步后送出高電平的RESET信號給8088，使系統復位。8088處于最大組態，8288處于系統總線工作方式。當總線仲裁電路使8288的AEN為低電平時，表明8088CPU控制總線。在總線周期T1期間，8088輸出地址信息，8288輸出ALE地址鎖存信號，將地址信息選通到地址鎖存器中，并在AENBRD為低電平時把地址信息送到地址總線上。IBMPC/XT的控制核心從T2開始，AD7~AD0切換成數據總線，同時8288據S2S1S0發出數據允許信號DEN，控制數據收發器工作，把8088的的數據總線與系統數據總線接通，并發出收/發控制信號DT/R，控制數據傳送的方向。8288還發出有關的讀寫命令，執行總線周期所規定的操作。CPU在T3狀態采樣其READY信號（該信號由8284對RDY1同步后產生）。若此時READY信號為低電平，則T3狀態后就插入TW等待狀態，并在TW狀態開始時繼續采樣READY線，直到READY變高后才在下一個時鐘周期進入T4狀態，結束本次總線周期。時鐘周期、總線周期和指令周期

l

時鐘周期(T狀態)：時鐘周期是CPU處理動作的最小時間單位。微機系統的操作都是在系統時鐘的嚴格控制下按順序進行的。8088CPU的標準時鐘頻率為5MHz，故其時鐘周期或一個T狀態為200ns。在IBMPC中，系統時鐘頻率為4.77MHz，故一個T狀態為210ns。8088CPU的時鐘頻率是由時鐘信號發生器8284A提供的，它是將14.318318MHZ晶振經8284A三分頻后得到的。l

總線周期：CPU訪問一次存儲器或輸入輸出端口所需的時間。訪問一次即進行一次讀或寫。對于8088CPU，一次讀/寫只能讀/寫一個字節。而8086CPU，一次讀/寫能讀/寫一個字。總線周期發生在下列兩種情況下：1）取指令時發生總線周期；2）EU在執行指令過程中要與內存或I/O口交換數據時發生總線周期。CPU在不執行總線操作時，總線處于總線空閑周期。基本總線周期：一個基本總線周期由4個T狀態組成，即T1、T2、T3、T4。各狀態時操作如下：T1：CPU輸出存儲器或I/O口地址信息并鎖存；T2：CPU輸出讀/寫控制信號；T3：數據有效；