8.1.1組合邏輯電路的分析

1.分析的目的根據給定的邏輯電路圖，經過分析確定電路能完成的邏輯功能。有時分析的目的在于檢驗新設計的邏輯電路是否實現了預定的邏輯功能。

2.分析的方法（1）由邏輯圖寫出各輸出端的邏輯表達式（2）化簡和變換各邏輯表達式，求出最簡函數式（3）列出真值表（4）邏輯功能分析

8.1組合邏輯電路的分析與設計第8章組合邏輯電路（2）列出函數的真值表。(略）

（3）邏輯功能分析。由真值表可知，當輸入變量A、B、C同時為1或0時，輸出變量Y為0，由此可確定該電路是判斷三個變量是否一致的電路。

8.1.1組合邏輯電路的分析【例8.1.1】分析圖8.1.1所示電路的邏輯功能。圖8.1.1例題8.1.1圖解：（1）寫出該電路輸出函數的邏輯表達式。

因邏輯表達式比較簡單，可將化簡步驟省略。

組合邏輯電路的設計一般按以下幾個步驟進行：（1）分析題意寫真值表。根據設計要求，首先確定輸入變量和輸出變量，并對它們進行邏輯狀態賦值，確定邏輯1和邏輯0所對應的狀態，然后列寫真值表。在列真值表時，不會出現或不允許出現的輸入變量的取值組合可不列出。如果列出，就在相應的輸出函數處畫“×”號，化簡時作約束項處理。（2）根據真值表寫出邏輯表達式。（3）用卡諾圖或公式法化簡，求出最簡邏輯表達式。（4）根據簡化后的邏輯表達式，畫出邏輯電路圖。8.1.2組合邏輯電路的設計

【例8.1.3】交叉路口的交通信號燈有三個，分別是紅、黃、綠三色。正常工作時，應該只有一盞燈亮，其它情況均屬電路故障，試設計故障報警電路。解：（1）分析題意寫真值表設信號燈亮時用1表示，燈滅用0表示。報警狀態用1表示，正常工作用0表示。紅、黃、綠三燈分別用A、B、C表示，報警電路輸出用Y表示，列出真值表如表8.1.3所示。8.1.2組合邏輯電路的設計8.1.2組合邏輯電路的設計ABCY00010010010001111000101111011111表8.1.3例8.1.3真值表（2）根據真值表寫出邏輯表達式8.1.2組合邏輯電路的設計（3）根據真值表畫出如圖8.1.3所示的卡諾圖圖8.1.3例8.1.3的卡諾圖（4）根據簡化后的邏輯表達式，畫出邏輯電路圖，如圖8.1.4所示。圖8.1.4例8.1.3邏輯電路圖8.2常用的組合邏輯部件8.2.1加法器

1.半加器進行二進制加法時，設兩個加數為A、B，半加器的輸出為S，向高位的進位為C，設計一個半加器的過程如下：

（a）邏輯圖（b）邏輯符號圖8.2.1半加器邏輯電路和邏輯符號

2.全加器設兩個加數為An、Bn，低位的進位為Cn-1，全加器的輸出為Sn，向高位的進位為Cn，則全加器如下。8.2.1加法器(a)電路(b)邏輯符號圖8.2.2全加器邏輯電路和邏輯符號

3.多位加法器用多個全加器串接可以構成多位加法器，即要實現多位二進制數的加法，可以用多個一位全加器級聯而實現，將低位片的進位輸出信號接到高位片的進位輸入端。圖8.2.3所示的是一個4位二進制數的串行進位加法器。圖8.2.3四位串行進位加法器8.2.1加法器

將含有特定意義的數字或符號信息，轉換成相應的若干位二進制代碼的過程稱為編碼，具有編碼功能的組合邏輯電路稱為編碼器。8.2.2編碼器圖8.2.48421BCD碼編碼器邏輯圖8.2.3譯碼器

1.二進制譯碼器二進制譯碼器是將輸入的二進制代碼的各種狀態按特定含義翻譯成對應輸出信號的電路，也稱為變量譯碼器。若輸入端有n位，則代碼組合就有2n個，能譯出2n個輸出信號。常用的二進制譯碼器有2線—4線譯碼器、3線—8線譯碼器、4線—16線譯碼器等。8.2.3譯碼器圖8.2.674LS138符號圖和管腳圖圖8.2.574LS138邏輯圖【例8.2.1】用一個3線—8線譯碼器74LS138實現函數8.2.3譯碼器解：用一個3線—8線譯碼器再加上一個與非門就可實現函數Y，其邏輯圖如圖8.2.7所示。圖8.2.7例8.2.1的邏輯圖

2.二—十進制譯碼器（4線—10線譯碼器）二—十進制譯碼器（4線—10線譯碼器）是完成同一數據的不同代碼之間的相互交換的電路，所以也稱為碼制變換譯碼器。用于將BCD碼轉換為十進制碼，例如，8421BCD碼—十進制碼譯碼器、余3碼—十進制碼譯碼器等。8.2.3譯碼器8.2.3譯碼器（a）符號圖（b）邏輯圖圖8.2.84線—10線譯碼器74LS42

3.顯示譯碼器顯示譯碼器是將數字、文字或符號的代碼譯成可以驅動顯示器件顯示數字、文字或符號的輸出信號的電路，它一般由譯碼器和驅動電路組成。顯示譯碼器要和顯示器配合使用，常見的七段顯示譯碼器的功能是將輸入的8421BCD碼譯成對應于七個筆段a～g的代碼，用于驅動能夠顯示0～9十個數字的數字顯示器。8.2.3譯碼器8.2.3譯碼器圖8.2.9LED數碼管引線圖和顯示數字情況（a）共陽極接法(b)共陰極接法圖8.2.10LED數碼管內部電路原理

數據選擇器又稱多路選擇器或多路開關，它邏輯功能是根據地址碼的要求，從多路輸入信號中選擇其中一路輸出的邏輯電路。按照輸入端數據的不同有四選一、八選一、十六選一等形式。8.2.4數據選擇器圖8.2.1374LS151功能簡圖圖8.2.14例8.2.2邏輯圖【例8.2.2】用74LS151實現邏輯函數8.2.4數據選擇器解74LS151是8選1數據選擇器，其輸出邏輯表達式為：而要求它實現的函數為：比較上面兩式可知，將函數F的自變量A、B、C接入74LS151的選擇輸入端A2、A1、A0，令使能端接0，數據輸入端D2、D3、D4和D6接1，D0、D1、D5和D7接0，即實現了邏輯函數F，如圖8.2.14所示。8.2.5數值比較器

用來比較兩個n位二進制數大小或是否相等的邏輯電路，稱為數值比較器。兩個n位二進制數比較時，應從高位到低位逐位進行比較，高位數相等時，才能進行低位數比較。當比較到某一位數值不等時，其結果就是兩個n位二進制數的比較結果。圖8.2.1574LS85功能簡圖

例【8.2.3】試設計一個比較七位二進制整數大小的比較器。解：采用兩塊四位比較器74LS85芯片，用分段比較的方法，可以實現對七位二進制數的比較，其邏輯圖如圖8.2.16所示。8.2.5數值比較器圖8.2.167位二進制數比較器

應注意低位模塊的級聯輸入接010，比較器高位多余輸入端只要連接相同即可。小結1．組合邏輯電路是指在任一時刻，如果邏輯電路的輸出狀態只取決于輸入各狀態的組合，而與電路原來的狀態無關。其輸入、輸出邏輯關系按照邏輯函數的運算法則。2．組合邏輯電路的基本分析方法是由給定的邏輯圖寫出邏輯表達式；用邏輯代數法或卡諾圖法化簡，求出最簡函數式；列出真值表；最后寫出輸出與輸入的邏輯功能說明。3．組合邏輯電路的基本設計方法是根據實際問題所要求的邏輯功能，首先確定