數字電子技術基礎閻石主編（第五版）電氣信息學院電子基礎教研室第一章數制和碼制基本要求：了解數字電路的優點；掌握數制轉換方法；掌握8421BCD碼的構成；4.掌握原碼、補碼的概念。典型習題：【題1.4】【題1.5】【題1.6】【題1.7】【題1.8】【題1.10】【題1.11】【題1.12】一、數制轉換轉換方法二進制

十進制十進制

二進制二進制

十六進制十六進制

二進制二進制八進制若將任意進制數轉換為十進制數，只需將數（N）R寫成按權R展開的多項式表示式，并按十進制規則進行運算，便可求得相應的十進制數（N）10。一個R進制數數N可以表示成：第I位的系數第I位的權其中Ki為第i位的系數i包含（n－1）

～0的所有正整數－1～－m的所有負整數★n為整數個數★m為小數個數二——十按權展開相加法十——二整數部分除2取余倒序法小數部分乘2取整順序法◆整數部分除以2，余數是二進制數的K0，然后依次用2除所得的商，余數依次是K1、K2、……、Kn。轉換結果為（Kn、Kn-1…K0）2。◆小數部分乘以2，積的整數部分是二進制數的K-1，然后依次用2乘所得的積的小數部分，整數部分依次是K-2、K-3、……K-m。轉換結果為（K-1K-2…K-m）2。十進制與二進制之間的轉換：同理，若將十進制數轉換成任意R進制數(N)R，則整數部分轉換采用除R取余法；小數部分轉換采用乘R取整法。

二——十六小數點左、右四位一組分組，取每一組等值的十六進制數十六——二每一位十六進制數用相應的四位二進制數代替二、原碼、反碼和補碼二進制數的正負數值的表述是在二進制數碼前加一位符號位，用“0”表示正數，用“1”表示負數，這種帶符號位的二進制數碼稱為原碼。1、原碼2、反碼正數的反碼與原碼相同，負數的反碼是將其原碼除了符號位外的數值部分按位取反，即“1”改為“0”，“0”改為“0”。3、補碼正數的補碼和原碼相同；負數的補碼可通過將原碼的數值位逐位取反，然后最低位加1得到。三、碼制用四位二進制數表示0~9十個數碼，即為BCD（Binary-Coded-Decimal）碼。四位二進制數最多可以有16種不同組合，不同的組合便形成了一種編碼。主要有：8421碼、5211碼、2421碼、余3碼等。在BCD碼中，十進制數(N)D與二進制編碼(K3K2K1K0)B的關系可以表示為：(N)D=W3K3+W2K2+W1K1+W0K0W3~W0為二進制各位的權重所謂的8421碼，就是指各位的權重是8,4,2,1。第二章邏輯代數基礎§2.2邏輯代數的基本運算§2.3邏輯代數的基本公式和常用公式§2.4邏輯代數的基本定理基本要求：掌握三種基本邏輯運算的概念和邏輯符號、圖形符號；掌握同或和異或的概念和符號；熟練掌握邏輯代數的一些常用公式，要求會靈活運用；掌握真值表法證明函數式的方法；了解邏輯代數的3個定理，會用定理求反函數及對偶式。§2.5邏輯函數及其表示方法基本要求：了解邏輯函數三種描述方法的特點，掌握他們之間的轉換方法；掌握最小項和最大項的概念及下標編號法；掌握邏輯函數兩種標準形式的求法。圖1.2.2與、或、非的圖形符號圖1.2.3復合邏輯的圖形符號和運算符號1、邏輯函數的表示方法小結⑴邏輯真值表：將輸入變量所有的取值下對應的輸出值找出來，列成表格。⑵邏輯函數式：把輸出與輸入之間的邏輯關系寫成與，或，非等運算的組合式。⑶邏輯圖：將邏輯函數中各變量之間的與、或、非等邏輯關系用圖形符號表示出來。n個變量可以有2n個組合，一般按二進制的順序，輸出與輸入狀態一一對應，列出所有可能的狀態。2、各種表示方法間的互相轉換（1）.從真值表寫出邏輯函數式這種方法一般分為下面三步：首先，找出真值表中使邏輯函數Y=1的輸入變量取值組合；其次，每組輸入變量取值的組合對應一個乘積項，其中取值為1的寫入原變量，取值為0的寫如反變量；最后，將這些乘積項相加，即得到Y的邏輯函數式。（2）.從邏輯式列出真值表將輸入變量取值的所有組合狀態逐一代入邏輯式求出函數值，列成表。（3）.從邏輯式畫出邏輯圖用圖形符號代替邏輯式中的運算符號。將式中所有的與、或、非運算符號用圖形符號代替，并依據運算優先順序將它們連接起來。（4）.從邏輯圖寫出邏輯式從輸入端到輸出端逐級寫出每個圖形符號對應的邏輯式。（自左向右、自上而下）3、邏輯函數的兩種標準形式（1）、最小項P43n個變量的最小項有多少個？在n個變量邏輯函數中，若m為包含n個因子的乘積項，而且這n個變量均以原變量或反變量的形式在m中出現一次，則稱m為該組變量的最小項。2n個。（2）、最大項（不要求）n個變量的最大項有多少個？在n變量邏輯函數中，若M為n個變量之和，而且這n個變量均以原變量或反變量的形式在M中出現一次，則稱M為該組變量的最大項。2n個。最小項和最大項的關系：對于n變量中任意一對最小項mi和最大項Mi，都是互補的，即

如果在一個與或表達式中，所有與項均為最小項，則稱這種表達式為最小項表達式，或稱為標準與或式、標準積之和式。（3）、邏輯函數的兩種標準形式（a）.邏輯函數的最小項之和形式——標準與或式例如：

如果已知邏輯函數Y=∑mi時，定能將Y化成編號i以外的那些最大項的乘積。（b）.邏輯函數的最大項之積形式——標準或與式§2.6邏輯代數的公式化簡法（P39）基本要求：1.掌握邏輯函數常用幾種最簡形式的轉換；2.掌握公式法化簡的技巧，會用公式法化簡邏輯函數。§2.7邏輯代數的卡諾圖化簡法P42-53基本要求：1.掌握邏輯函數常用幾種最簡形式的轉換；掌握卡諾圖法化簡的技巧，會用卡諾圖法化簡邏輯函數。掌握用卡諾圖法化簡具有無關項的邏輯函數的技巧。第三章門電路基本要求：理解二極管構成的與、或門工作原理；理解三極管構成的非門工作原理；了解TTL非門的工作原理；掌握TTL的外特性；5.掌握扇出系數的計算方法典型習題：【題3.2】【題3.3】【題3.7】【題3.14】【題3.15】【題3.16】【題3.17】【題3.18】對TTL電路而言，當輸入端對地電阻RP≤0.7kΩ時，認為ui為低電平，稱為關門電阻ROFF。對TTL電路而言，當輸入端對地電阻RP≥

1.5kΩ時，認為ui為高電平，稱為開門電阻RON。【例】說明圖中TTL電路的輸出狀態。ROFF＝

0.7kΩRON＝1.5kΩROFF＝

0.7kΩRON＝1.5kΩ【例】說明圖中CMOS電路的輸出狀態。&≥1VCC懸空&10k51ΩVIH柵極電流為0010注意；CMOS門電路與TTL門電路的區別例：已知下列電路是由CMOS門電路構成的則

Y4=Y5=

第四章組合邏輯電路4.2組合邏輯電路的分析和設計

4.3若干常用的組合邏輯電路

(編碼器、譯碼器、數據選擇器和加法器)4.4組合邏輯電路中的競爭－冒險現象基本要求：掌握組合電路的分析方法；掌握組合電路的設計方法；了解編碼、譯碼的含義。4.掌握譯碼器實現組合電路的方法；5.了解編碼器、譯碼器的工作原理；6.了解顯示譯碼器的使用。7.了解數據選擇器的工作原理；8.掌握數據選擇器實現組合電路的方法；9.掌握全加器真值表。10.掌握全加法器實現代碼轉換的方法。典型習題：【題4.1】【題4.5】【題4.6】【題4.12】【題4.14】【題4.18】【題4.21】【題4.23】1.由給定的邏輯圖寫出邏輯關系表達式。分析步驟：2.用邏輯代數或卡諾圖對邏輯表達式進行化簡。3.列出輸入輸出真值表并得出結論電路結構輸入輸出之間的邏輯關系一、組合邏輯電路的分析方法任務要求最簡單的邏輯電路1.指定實際問題的邏輯含義(邏輯抽象)，列出真值表。設計步驟：(2)定義邏輯狀態的含義。(3)列出真值表。(1)確定輸入變量和輸出變量。二、組合邏輯電路的設計方法3.根據器件類型化簡。4.畫出邏輯電路圖。2.寫出邏輯表達式，以便于化簡。5.工藝設計狀態信號輸入端代碼輸出端選通輸入端選通輸出端（低電平有效）（低電平有效）74HC148三、編碼器（74HC148）

擴展端四、譯碼器輸出端，低電平有效地址輸入端片選輸入端譯碼器舉例芯片——74HC138用二進制譯碼器實現組合邏輯函數的原理：二進制譯碼器的輸出端提供了其輸入變量的全部最小項的反函數。二進制譯碼器輸出信號的表達式：任何組合邏輯函數都可以表示成為最小項之和的標準形式。利用兩次取反的方法，可以得到由最小項的反函數構成的與非-與非表達式。譯碼器與非門組合邏輯函數【例1】試用3—8譯碼器實現函數：

將要實現的輸出邏輯函數的最小項之和的形式兩次取反，即1CBAY1Y2【例2】設計一個用3個開關控制燈的邏輯電路，要求任一個開關都能控制燈的由亮到滅或由滅到亮。A

B

C

Y

0

0

0

0

0

1

0

1

0

0

1

1

1

0

0

1

0

1

1

1

0

1

1

1

01101001最小項

m0m1m2m3m4m5m6m71CBAY【練習】3-8線譯碼器74HC138和門電路構成的邏輯電路如下，試寫出F的表達式，并列出真值表，說明邏輯功能。A

B

C

F

0

0

0

0

0

1

0

1

0

0

1

1

1

0

0

1

0

1

1

1

0

1

1

1

00010111這是一個三變量的多數表決電路，當輸入變量有兩個或兩個以上為1時，輸出為1，其他狀態輸出為0總結n-2n線譯碼器，包含了n變量所有的最小項。加上與非門，可以組成任何形式的輸入變量小于或等于n的組合邏輯函數。五、數據選擇器圖4.3.2174HC153為雙四選一數據選擇器S1A1A0Y11XX0000D10001D11010D12011D131、基本原理（1）數據選擇器輸出變量的一般表達式:n：數據選擇器的地址變量個數mi：地址變量的最小項（2）表達式的特點：具有標準與或表達式的形式；提供了地址變量的全部最小項；受片選端的控制：時有效；一般Di可以當做一個變量處理：可以取原變量；反變量；0；1用數據選擇器設計邏輯電路設計步驟（1）確定應該選用的數據選擇器：n：地址變量個數k：函數的變量個數（2）將邏輯函數化為標準“與或”式（最小項之和的形式）（3）寫出數據選擇器的輸出函數表達式（4）對照比較，確定選擇器各個輸入變量的表達式（5）畫出連線圖地址輸入端：數據輸入端：表達式對照法例1：利用四選一選擇器實現如下邏輯函數。令：變換一（1）將邏輯函數化為標準“與或”式，選擇地址輸入端（2）寫出選擇器的輸出函數表達式（3）對照比較，確定數據選擇器各個輸入端的表達式CBF接線圖一A“1”D0D1D2D3A0A1Y第五章觸發器(FF:Flip-Flop)5.1概述5.2SR鎖存器5.3電平觸發的觸發器5.4脈沖觸發的觸發器5.5邊沿觸發的觸發器5.6觸發器的邏輯功能及其描述方法典型習題：【題5.1】【題5.5】【題5.7】【題5.9】【題5.11】【題5.12】【題5.18】【題5.20】基本要求：了解基本RS觸發器的工作原理；掌握與非門構成的基本RS觸發器的特性表；3.掌握基本RS觸發器輸出波形的畫法。4.了解同步RS觸發器和主從RS觸發器的工作原理；5.掌握同步RS觸發器和主從RS觸發器的特性表；6.掌握同步RS觸發器和主從RS觸發器輸出波形的畫法。7.了解主從RS觸發器的工作原理；8.了解主從JK觸發器的工作原理；9.

掌握主從JK觸發器特性表及輸出波形的畫法。10.掌握邊沿觸發器的特性表及輸出波形的畫法。觸發器的分類電路結構與動作特點邏輯功能基本RS結構觸發器同步結構觸發器主從結構觸發器邊沿結構觸發器RS觸發器D觸發器JK觸發器T’觸發器T觸發器按觸發方式電平觸發器脈沖觸發器邊沿觸發器一、SR鎖存器由與非門構成的SR鎖存器的電路及符號總結動作特點直接控制在輸入信號作用的全部周期內，都能直接改變輸出狀態，因此稱RD（）

、SD（）為直接復位端和直接置位端。在任何時刻，輸入都能直接改變輸出的狀態。二、電平觸發的觸發器（同步結構）二、電平觸發的觸發器（同步結構）當CLK＝0情況下，SD＝0，RD＝1，Q＝1；SD＝1，RD＝0，Q＝0。不用設置初態時，SD＝RD＝1二、電平觸發的觸發器（同步結構）同步觸發器存在的問題——空翻在一個時鐘周期的整個高電平期間或整個低電平期間都能接收輸入信號并改變狀態的觸發方式稱為電平觸發。由此引起的在一個時鐘脈沖周期中，觸發器發生多次翻轉的現象叫做空翻。空翻是一種有害的現象，它使得時序電路不能按時鐘節拍工作，造成系統的誤動作。造成空翻現象的原因是同步觸發器結構的不完善三、脈沖觸發的觸發器（主從結構）動作特點:(1)觸發器的翻轉分兩步。第一步，CLK=1期間主觸發器接收信號，從觸發器不動；第二步，CLK的下降沿到來時，從觸發器接受主觸發器的輸出信號發生狀態變化，主觸發器保持不變。（2）在CLK=1的全部時間里輸入信號都對主觸發器起控制作用。主從JK觸發器，在CLK高電平期間，主觸發器存在一次變化現象。四、邊沿觸發器動作特點:邊沿觸發器的狀態僅取決于CLK下降沿（上升沿）到達時刻輸入信號的狀態。RS觸發器的特性方程記憶口訣:R、S同為0時,保持;R、S互補時同S;R、S同為1時狀態不定.RS觸發器D觸發器(鎖存器)功能簡表特性方程D觸發器JK觸發器的特性表J

K

Q*

0

0

Q000

0

110

1

000

1

101

0

011

0

111

1

011

1

10特性方程JK觸發器記憶口訣:J、K同為0時,保持;J、K互補時同J;J、K同為1時翻轉.特性方程T觸發器的特性表T

Qn+1

0

Qn000

111

011

10保持狀態翻轉T觸發器6.1概述6.2時序邏輯電路的分析方法6.3若干常用的時序邏輯電路6.4時序邏輯電路的設計方法第六章時序邏輯電路基本要求：了解時序電路的特點及分類；掌握同步時序電路的分析方法。了解寄存器和移位寄存器的基本工作原理。掌握74160、74161各管腳的功能掌握用74160、74161實現不同進制的方法.掌握同步時序電路的設計方法。

邏輯電路組合邏輯電路時序邏輯電路現時的輸出僅取決于現時的輸入除與現時輸入有關外還與原狀態有關門電路觸發器§6.1概述X（x1,x2,…,xi）：外部輸入信號；Q（q1,q2,…,ql）：存儲電路的狀態輸出，也是組合邏輯電路的內部輸入；Y（y1,y2,…,yj）：外部輸出信號；Z（z１,z2,…,zk）：存儲電路的激勵信號，也是組合邏輯電路的內部輸出。輸出方程驅動方程（或激勵方程）狀態方程2.把得到的驅動方程代入相應觸發器的特性方程中，就可以得到每個觸發器的狀態方程，由這些狀態方程得到整個時序邏輯電路的方程組；3.根據邏輯圖寫出電路的輸出方程；4.寫出整個電路的狀態轉換表、狀態轉換圖和時序圖；5.由狀態轉換表或狀態轉換圖得出電路的邏輯功能，并檢查能否自啟動。同步時序電路的分析步驟：1.從給定的邏輯電路圖中寫出每個觸發器的驅動方程（也就是存儲電路中每個觸發器輸入信號的邏輯函數式）；

所謂“移位”，就是將寄存器所存各位數據，在每個移位脈沖的作用下，向左或向右移動一位。根據移位方向，常把它分成左移寄存器、右移寄存器

和雙向移位寄存器三種。2、移位寄存器一、寄存器和移位寄存器寄存器是用來存放數據的，應用于各類數字系統和計算機中。1、寄存器N個觸發器構成的寄存器能夠寄存？二進制數碼。N位二、計數器計數器是用來記憶輸入脈沖個數的邏輯部件；可用于定時、分頻、產生節拍脈沖及進行數字運算等等。CLK：計數脈沖輸入端，上升沿有效。R′D：異步清0端，低電平有效。LD′：同步預置數控制端，低電平有效，將預置輸入端D3、D2、D1、D0的數據送至輸出端，即Q3Q2Q1Q0=D3D2D1D0。EP、ET：計數器工作狀態控制端，高電平有效，只有當R′D=LD′=1，EP=ET=1，在CP作用下計數器才能正常計數。當EP、ET中有一個為低時，計數器處于保持狀態。EPETCLKD0D1D2D3CQ1Q2Q3Q074161CLKR￠DLD￠EPET輸出端工作狀態0異步清零1011111111100預置數（同步）保持（包括C）保持（但C＝0）計數(a)邏輯圖形符號（b）功能表四位同步計數器74161（74LS161）的圖形符號及功能表RDLDLD￠R￠D三、任意進制計數器的構成方法若已有N進制計數器（如74LS161)，現在要實現M進制計數器6.3.2計數器N進制M進制任意進制計數器只能用已有的計數器芯片通過外電路的不同連接方式實現，即用組合電路產生復位、置位信號得到任意進制計數器。1.M<N的情況在N進制計數器的順序計數過程中，若設法使之跳過（N－M）個狀態，就可以得到M進制計數器了，其方法有置零法（復位法）和置數法（置位法）。6.3.2計數器置數法置零法a.置零法：置零法適用于有置零（有異步和同步）輸入端的計數器，如異步置零的有74LS160、161、191、190、290,同步置零的有74LS163、162，其工作原理示意圖如圖所示。6.3.2計數器異步清零暫態a.置零法（復位法）基本思想是：計數器從全0狀態S0開始計數，計滿M個狀態后產生清零信號，使計數器恢復到初態S0，然后再重復上述過程。異步清零SM狀態進行譯碼產生置零信號并反饋到異步清零端()，使計數器立即返回S0狀態。SM狀態只在極短的瞬間出現，通常稱它為“過渡態”。暫態10ns左右異步復位法（異步置零）

適用于異步清0的集成計數器，當滿足清0條件時，立即清0。

①計數到M時，清0，②寫SM=（）2，全部Q為1的端相與非→

利用異步復位端，跳過多余狀態，實現任意進制計數。【例】用74160實現7進制計數器。置零法，M=7，在SM=S7=0111處反饋清零。CLK計數輸入1進位輸出1Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3【例】用74161實現12進制計數器。置零法，M=12，在SM=S12=1100處反饋清零。CLK計數輸入1進位輸出1Q0Q1Q2Q3EPCLK74161ETRDLDCD0D1D2D3注：由于清零信號隨著計數器被清零而立即消失，其持續的時間很短，有時觸發器可能來不及動作（復位），清零信號已經過時，導致電路誤動作，故置零法的電路工作可靠性低。為了改善電路的性能，在清零信號產生端和清零信號輸入端之間接一基本RS觸發器，如圖所示。6.3.2計數器01011000001b.置數法：有預置數功能的計數器可用此方法構成M進制計數器。但注意74LS161(160)為同步預置數，74LS191(190)為異步預置數。置數法的原理是通過給計數器重復置入某個數值的方法跳過（N－M）個狀態，從而獲得M進制計數器的。6.3.2計數器利用端重復置入某個數值，跳過多余狀態（N-M個），實現任意進制計數。6.3.2計數器置數法的應用可以分三種情況:（現有N進制計數器，構成M進制）取前M 種狀態取前M種狀態置零取0000——（M-1）2個狀態(以具有同步預置數端的集成計數器為例)【例】用74160實現7進制計數器(置數法)。(1)置數法（取前M種狀態），CLK計數輸入1進位輸出1Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3M=7，在SM-1=S6=0110處反饋置零。6.3.2計數器置數法的應用可以分三種情況:（現有N進制計數器，構成M進制）取前M 種狀態取后M 種狀態取后M種狀態取(N-M)2——(N-1)2個狀態。可采用進位輸出端置最小數(N-M)2法(以具有同步預置數端的集成計數器為例)【例】用74160實現7進制計數器(置數法)。(2)置數法（取后M種狀態），CLK計數輸入11Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3M=7，在進位輸出端處反饋置最小數數SN-M=S10-7=S3=001116.3.2計數器置數法的應用可以分三種情況:（現有N進制計數器，構成M進制）取前M 種狀態取中間M種狀態取后M 種狀態取中間M種狀態取(i)2——(i+M-1)2共M個狀態(以具有同步預置數端的集成計數器為例)

①選定循環初態Si，確定i，寫i=（）2，→D3D2D1D0②判定循環末態Si+M-1

③寫i+M-1=（）2，將Si+M-1全部Q為1的端相與非→同步預置數法:【例】用74161實現12進制計數器。(2)置數法（i=1），CLK計數輸入11進位輸出1Q0Q1Q2Q3EPCLK74161ETRDLDCD0D1D2D3M=12，在SM+i-1=S12=1100處反饋置1。【例】用74161實現12進制計數器。(2’)置數法（i=3），CLK計數輸入11進位輸出1Q0Q1Q2Q3EPCLK74161ETRDLDCD0D1D2D3M=12，在SM+i-1=S14=1110處反饋置1。【例】如圖所示電路是可變計數器。試分析當控制變量A為1和0時電路為幾進制計數器。6.3.2計數器解：置位信號為預置數為D3D2D1D0＝0000EPETCLKD0D1D2D3RDLDCQ1Q2Q3Q074LS161＆1311AY進位輸出CLK【例】74LS161是同步4位二進制加法計數器，其邏輯功能表如下，試分析下列電路是幾進制計數器，并畫出其狀態圖。0000000110011000101000110111001001010110010087654231910【例】集成4位二進制加法計數器74161的連接如圖所示。試分析電路的功能。要求：（1）列出狀態轉換表；（2）檢驗自啟動能力；（3）說明計數模值。

用n位移位寄存器組成的環形計數器只用了n個狀態,而電路總共有2n個狀態!用n位移位寄存器組成的扭環形計數器可以得到含2n有效狀態的循環,效率比環形計數器提高一倍!四、同步時序邏輯電路的設計方法步驟：一、邏輯抽象，得出電路的狀態轉換圖或狀態轉換表1.分析給定的邏輯問題，確定輸入變量、輸出變量以及電路的狀態數。通常取原因（或條件）作為輸入邏輯變量，取結果作輸出邏輯變量；2.定義輸入、輸出邏輯狀態和每個電路狀態的含義，并將電路狀態順序編號；3.按照題意列出電路的狀態轉換表或畫出電路的狀態轉換圖。二、狀態化簡

若兩個電路狀態在相同的輸入下有相同的輸出，并且轉換到同樣的一個狀態去，則稱這兩個狀態為等價狀態。等價狀態可以合并，這樣設計的電路狀態數少，電路越簡。三、狀態分配(狀態分配也叫狀態編碼)a.確定觸發器的數目n；b.確定電路的狀態數M，應滿足2n－1<M≤2n;c.進行狀態編碼，即將電路的狀態和觸發器狀態組合對應起來。a.選定觸發器的類型；b.由狀態轉換圖（或狀態轉換表）和選定的狀態編碼、觸發器的類型，寫出電路的狀態方程、驅動方程和輸出方程。五、根據得到的方程式畫出邏輯圖六、檢查設計的電路能否自啟動若電路不能自啟動，則應采取下面措施：a.通過預置數將電路狀態置成有效循環狀態中；b.通過修改邏輯設計加以解決。四、選定觸發器的類型，求出電路的狀態方程、驅動方程和輸出方程第十章脈沖波形的產生和整形§10.1概述§10.3施密特觸發器§10.2555定時器§10.4