1.1機器級，匯編語言機器級，高級語言機器級，應用語言機器級等。1 成以及邏輯設計等。 存在的概念稱為透明性。期長，是一種對環境要求比較穩定的專用機設計方法。軟件。該類設計一體式串行設計，同樣會延長設計周期，現在已經很少使用。型號的計算機。臺計算機上運行。差別只是執行時間的不同。11模擬：用軟件的方法在一臺現有的計算機（稱為宿主機）上實現另一臺計算機（稱為虛擬機）的指令系統。12仿真：用一臺現有計算機（稱為宿主機）上的微程序去解釋實現另一臺計算機（稱為目標機）的指令系統。B17Amdahl定律：當對一個系統中的某個部件進行改進后，所能獲得的整個系統性能的提高，受限于該部件的執行時間占總執行時間的百分比。（采用改進措施后的性能）/（沒有采用改進措施前的性能）） CPUIC 19MIPSX10^6=時鐘評率/CPIX10^6 萬次浮點數1.2第二級：NKns 第三級：N2Kns 第四級：N3Kns1.31.4 序所占用的空間。簡化了操作系統機器級的設計。也有利于減少傳統機器級的指令條數。1.41.5但它修改困難靈活性差。軟件模擬完成不等效：實現性能上1.6實現。它們各自包含不同的內容和采用不同的技術，但又有緊密的關系。IBM370、、語言程序設計者看到的概念性結構相同，均是由中央處理機/主存，通道、設備控制器，外4行在低檔機上采用順序進行，在高檔機上采用重疊、流水或其它并行處理方式。MOSVLSI計算機的系統結構不同，會使采用的組成技術不同，反之組成也會影響結構。和能同時訪存。又如微程序控制是組成影響結構的典型。通過改變控制存儲器中的微程序，同時要考慮可能采用和準備采用的組結構才有生命力;組成設計上面決定于結構，下面受限于實現技術。然而，它可與實現折衷地采用專用芯片。組成和實現的權衡取決于性能價格比等因素;結構、組成和實現所包含的具體內容隨不同時期及不同的計算機系統會有差異。軟件的硬化和硬件的軟件都反映了這一事實。VLSI的發展更使結構組成和實現融為一體，難以分開。1.(1)從指定角度來看，不必要了解的知識稱為透明性概念。(2m交叉，√，浮點數據，×，P4P4總線寬度，√，陣列運算部件，×，訪問保護，×，中斷，×，指令控制方式，√，堆棧指令，×，最小編址單位，×，Cache存儲器，√，條件碼寄存器，×，磁盤，×，通用寄存器，×，中斷字寄存器，×，數據通路寬度，√，Cache存儲器，√，“執行”指令，×，1.10解：系列機是指由同一廠家生產并具有相同系統結構的計算機，但具有不同的計算機組成與實現。2)(5)(8) 已知Se=20,求作Fe-Sn關系曲線。 將Se代入Amdahl定律得 20Sn

120e119F 120e0 1上式中令Sn=2，解出Fe=10/19≈0.526 FeSn=10Fe=18/19≈0.9471.15Se=40，Fe=0.7Sn=40/12.7≈3.1496（兩種方法得到的相同性能）Se=20，Sn=40/12.7Fe=27.3/38≈0.7184（第二種方法的百分比）(3)e00（2→4需將e1.8（7→0.181.161.17Sn

10.1

0.95

51.4

3.571.18f，T=1fByte B1 B2

144f(Byte/s)T75%225%143.5f(Byte/s)2T1.1944i1

10544CPICPIii1

ICi)10.4520.3220.1520.081.55ICMIPS

fCPI106

401061.55106

401.55

25.806(3)T1.20

ICMIPS106

400

1.21(1)CPI10.620.1840.1280.12.24MIPS1.22

fCPI106

401062.24106

17.861.231.24TCP=Ii=原時間=CPIIC0.95Tc0.95IC×Tc新時間=（0.3×2/3+0.7）×IC×Tc=0.9IC×Tc二者比較，新時間較短。1.28MFLOPS＝195578/（10.8×106）＝0.018MFLOPS＝195578/（13.6×106）＝0.014指令正則化后的具體值＝f/CPI＝16.6M/（6×106）＝2.772.2注意：位數用補碼、小數表示，階碼用移碼、整數表示。1)最大正尾數：1－1662)最小正尾數：16-13)最小負尾數：－14)最大負尾數：－(16-1＋166)最大階碼：26－16)267)1－166)*16638)最小正數：16-1*16-649)最大負數：-(16-1＋166)*16-6410)最小負數：－166311)浮點零：012)表數精度：1/2×16-(6-1)13)表數效率：15/1614)能表示的規格數浮點數個數：2×15×165×2×26+1此題關鍵是分析階碼、尾數各自的最大值、最小值。格化要求。回答。180～255，作移-127（不計符號位）231–2-23p=24；真值為-1023～+1024；尾數（不計符號位）521–2-52p=53。對值的組合。代入相關公式后得最終結果如下表。32位64位±最大絕對值±(1-2-24)·2129±(1-2-53)·21025±最小絕對值±2-127±2-1023表數精度δ2-242-53表數效率η100%100%2.52 ：2-P=10-7.2,P=－log10-7.2=7.2×log2 24位7+1-12－1272)計算：－224×212②最大負數：-2-1×2-128③表數精度：1/2×2-23＝2-24＝10-7.22④表數效率：50%（如果尾數采用隱藏位，那么表數效率為100%）2.61位7位6位001111113333331位7位6位00111111333333 -63（即-26+1，原題未指明）-2 0.2=0.110011001100110011001101B×21位8位231位8位23位00111110110011001100110011001101 127（即-27+1）(2)63×41246302.11208301620323064320050%10064

640020%|8|8|16|32|16|16|16|16||64|56(10020)6495%100642.13103HuffmanH=2.9566。10(2)Huffmanpilog2pii碼8413如下表；00；01；1***；3/715/15/1532（431）752370；1；0；**只用7種L2.993.13.2R1.10%4.61%7.59%2.14HuffmanHuffman指令序號使用的頻度Huffman操作碼長度135%002225%012320%102410%110355%1110463%11110572%111115操作碼的平均長度=35%*225%*220%*2+10%*35%*43%*52%*5=2.352）883指令格式：操作碼地址碼1地址碼22位地址碼均32.15

3xxxxxxxxxxxx10xxxxxx168321已知變址范圍不小于正負127，用一個8位的立即數可以表示一個變址寄存器內的偏移量。指令格式：操作碼地址碼1地址碼2立即數4位地址碼13位地址碼21位立即數841100xxxxxxxxxxxx1101xxxxxxxxxxxx1110xxxxxxxxxxxx1111xxxxxxxxxxxx(1)1563/64條(2)14/126128說明：每種擴展劉兩種組合：0000共14 ……1101 1110000000 1110111111000000111 …261 擴碼11011116… 1110111110 1110111111111111 1111000000 1111111111000000111 …261 擴碼111111 1111111110 11111111111111112.18P1172.20向后轉移（1）start:moveas,r1Movnum,r2decr1incr1Loop:move(r1),ad-as(r1) Decr2 Bgtloop Incr1 HaltNum: N(2)N=100100100397周期（3）start:moveas,r1Movnum,r2Decr2Decr1Incr1Loop:move(r1),ad-as(r1) Bgtloop Incr1 Decr2 HaltNum: N第三章難點：3.1.4.2交叉訪問存儲器重點：地址映射及替換算法P1463.2虛擬存儲器 P1743.3Cache3.1當S2>>S1C2。（2）ta=h*t1+(1-h)*t2（3）e=1/[h+(1-h)r]（4）略（5）當r100，h>0.99947（6）P134H’=(H+n-1)/n=(0.96+5D-1)/5D=0.99947D>15.05，取D=163.2T=H1T1+H2T2+H3T3；S=S1+S3+S2；C=(C1S1+C2S2+C3S3)/S3.3(1)74ns，38ns，23.6nsH*t1+(1-h)*t2(2)0.258，0.315，0.424(c1s1+c2s2)/(s1+s2)(3)T256K<T128K<T64Kc256K>c128K>c64K19.092，11.97，10.0064256K//（1）t=ht1+(1–h)t2,cache64kt=0.7*20ns+(1-0.7)*200ns=74ns；cache=128k，t=38ns；cache=256k，t=23.6ns按照公式：cache=64k,c=0.2585美元/kcache=128k,c=0.3152/kcache=256k，c=0.4235/k按等效訪問時間由小到大排序，容量分別為：256k，128k，64k按每字節平均價格由小到大排序，分別為：64k,128k,256k（4）①19.129ns.美元/k②11.9776ns.美元/k字節；9.9946ns.美元/k256kcache3.411*s+c2s21000001*12+.5*150s1.6M2=1h+t*(1)40=0*095+-095)2t2=20n1(1g)n3.5Kn

g=0.1g1(1g)n1 1(1g)n依題意有Kn1

Kn0.2

0.2g0.9n≥0.2，解出n

15；16，也對。3.7（1）方式一、體號：4：20方式二、存貯地址：204方式三、體內地址：204方式四、高位體號：1位；低位體號：3位；體內地址：20位；方式五、高位體號：2位；低位體號：2位；體內地址：20位；方式六、體內地址：202位；低位體號：2①擴大容量；②比較簡單；③速度比較快；④速度快，容量大；⑤速度快，容量大；⑥提高速度（3）①1161684163.8由P.Budnik和D.J.Kuck提出的方法可知并行存儲體的個數至少為m=17;再由p=2;按公式體號=(2^p)*i+jmodm=i下:3.9(og2v-lg2Np)(lo2NlogNd)g=log4-og2K)/log24-lo22級頁表；（2）1KB2564K1M。一級頁表及目前正在進行中的程序的頁表駐留主存,其它可以放在輔存中。3.10TMTDT=HTM+(1-H)TD=(10000-9999*0.9999)TM=1.9999TM?=TM/T=1/1.9999=50.0025%3.11（1）2、5、9（2）2098、1084、無、0060、1124、無、3116、2128、1124、無（3）2（4）1、3、4、6虛地址虛頁號實頁號頁內偏移實地址操作合法性020402502098合法1306031601084非法266006無無無無3586050600060非法43740311001124非法546164無無無無6168013803116非法746002642128合法83200311001124合法948564無無無無3.1(1U=log264=6;P=log21024=10;D=log24K=12用戶號610位,頁內偏移地址12p=23-12=11；112112K=04主存頁號（實頁號）+裝入位及其它標志位，即11+1+其他另解：慢表容量：64k個存儲字2*2111＝13.273.13(181210實地址格式：實頁號-1410（82）-（14()20（8+125(3)相等比較電路的位數：20；(4)快表存儲字長度：6820位；實頁號：14位；注意：有2(5)略（P160）3.14P= 2 3 2 1 5 2 4 5 3 2 5 2 命中次數FIFO2222*555*5*333333333*2222*2*5525%111*4444*4*2入入中入換換換中換中換換LFU

向每行回看，最大的為待換出的22222*222*333*3*333*555*555*55111*444*222入入中入換中換中換換中中OPT2OPT222222*4*4*4*222

541.67%63333*33333*3*3*50%1*55555555入入中入換中換中中換中中P=453251323513命中次數4532513235134532513235145325112354432551224444444n=10n=2√1n=3√√√3n=4√√√√√√√7n=5√√√√√√√7(1)Hmax=7/12≈58.3%(2)n=41102410237（×124，5（×123×102-52×02Hcell=(12×1024-5)/(12×1024)=12283/12288≈99.96%]最高命中率時所分配的最少實頁數即可．次，就可以同時求出不同實頁數時各自的命中率．這樣，可以大大減少模擬的工作量。[解答]4．6所示，其中H表示命中。頁地址流4 5 3 2 5 1 3 2 2 5 1 3S(1)S(2)S(3)S(4)S(5)S(6)4 5 3 2 5 1 3 2 2 5 1 34 5 3 2 5 l 3 3 2 5 14 5 3 2 5 l 1 3 2 54 4 3 2 5 5 1 3 2n=1實n=2頁n=3n=4n=5HHH HH H H H H H HH H H H H H H模擬結果表明，使用LRU4個實頁．如果只分配2／124頁后，其頁命中率不會再有4個實頁即可，其可能的最高命中串為H＝7／12．152P1=12341321P2=1234223322(1)命中率相同；命中次數之和最大。2P1=12341321命中次數N(1)12341321123413212341312244n1=10n1=20n1=3√√2n1=4√√√√4P2=12342233命中次數N(2)12342233123442212334411111n2=1√√2n2=2√√2n2=3√√√√4n2=4√√√√44n11n11234N(1)0024n24321N(2)4422N(1)+N(2)44465 N(1)+N(2)432N(2)11+4 4+1

N(1)3+2 (1)命中率相同的方2；n14n21。3.11，0，，，03，，2，44，；20，，2，，，63，，8，97；30，，0，，，10，，1，11；43.17Cache種存儲系統實現時的主要差別有：、實現方法不同，Cache全部用硬件實現，而虛擬存儲器則以軟件為主，硬件為輔；、兩級存儲器的速度比不一樣；、頁塊大小不一樣，Cache系統一般1字——16字，虛擬存儲系統則為1B——16B（4、等效存儲容量不同，Cahe等效于主存，而虛擬存儲系統等效于虛存；5Cahe3.18提供最大的靈活性，可以實現較好的塊替換策略，以減少塊的沖突。缺點是檢索過程昂貴，BB實現起來比組相聯要容易.直接映象<段相聯<位選擇<組相聯<全相聯。直接映射不需要聯想查找，不需要頁面替k路聯想檢索中，由于k實際上是相當小的，因此比全聯想要經濟得多；全聯想標記長度大，檢索耗時。

8

1；格式為：|1E|1G|1B|4W||g：1|組內塊號：1|W：4|主存與Cache中各個塊的映象對應關系：虛存 實頁0 1 2 30√√虛頁10√√虛頁1√√2√√3√√4√√5√√6√√7√√123

···1230 ···1231·1234567虛頁集合與實頁集合的對應關系1234567B6B2B4B1B4B6B3B0B4B5B7B3C2C3C0C1C0C2C3C1C0C1C2C3(5)FIFO中Cache的塊命中率：3/12＝25%(6)LFU中Cache的塊命中率：4/12＝33.3%(7)FIFO4/12＝33.3%LFU中塊命中率：3/12＝25%(8)這時Cache的命中率：1－8/(16×12)＝95.8%3.20(18×8＝64MB8M/16K＝51216K/(32×4)＝1289位，組號：725位，存儲體號：332Byte，共16K/32＝512512/4＝128組號：7：25(312819 2 1 19 2 1 19 2 1 E，B1beE，B2be……E，B8beEBb，e比較電路的位數：19（其中1）(6)P181圖3.46一個主存周期從主存中取出數據為：44B=16Bcache1KB/16B=64464/4=16cache|組號g：4|組內塊號b：2|W：4|ace6（ache共6組16B1MB/16×16B=4K|E：12|B：4|W：4||E|b|E|b|E|b|E|b|E12b2位cache123.483.231FIFO算法進行頁面替換，發現命中率H太低，因此有下列建議：增大輔存容量增大主存容量(頁數)增大主、輔存的頁面大小(頁數)LRU，且增大頁面大小試分析上述各建議對命中率的影響情況。[解答] (1)增大輔存容量，對主存命中率H不會有什么影響。因為輔存容量增大，并不是程序空間的增大，程序空間與實主存空間的容量差并未改變。所以，增大物理輔存容量，不會對主存的命中率H有什么影響。如果主存容量(頁數)增加較多時，將使主存命中率有明顯提高的趨勢。但如果主存H太低。如果主存容量顯著增加，要訪問的程序頁面在主存中的機會會(頁數)FIFO替換算法不是堆棧型的替換算法，所以對命中率的提高可能不明顯，甚至還可能有所下降。因為前提是主存的命中率H很低，在增大主、輔存的頁面大小時，如果增加量較中宰繼續有所下降。LRULRU替換LRU，同時增大主存的容量(頁數)，一般會使主存命中LRUFIFO替換算法更能體現出程序的局部性，又由于頁數)，一般會使主存命中率上升。如果主存容量增加量大些，主存命中率H將會顯著上升。降。2：采用組相聯映象、LRUCache存貯器，發現等效訪問速度不高，為此提議：(1)增大主存容量(2)增大Cache中的塊數(塊的大小不變)(3)增大組相聯組的大小(塊的大小不變)（Cache總容量不變）提高Cache本身器件的訪問速度何？如果采取措施后并未能使等效訪問速度有明顯提高的話，又是什么原因？[分析]Cache存儲器的等效訪問時間ta=Hctc+ (1-Hc)tmta太長。要想縮短ta，一是要使Hc命中率盡可能提高，這樣tctatc時，表片，才能縮短taCache存貯器內部，在查映象表進行Cache地址變換的過taHc命中率已很高時，內部的查映象表與訪Cachetc所以，分