第3章組合邏輯電路3-1組合邏輯電路的分析3-2常用組合邏輯電路本章小結(jié)思考題與習(xí)題13-1組合邏輯電路的分析3-1-1基本概念3-1-2組合邏輯電路的分析方法3-1-3組合邏輯電路的設(shè)計(jì)3-1-4組合邏輯電路的競爭冒險(xiǎn)23-1-1基本概念1．組合邏輯電路的特點(diǎn)電路中不含有記憶存儲(chǔ)元件2．邏輯功能的描述a1、a2、…、an表示輸入變量，y1、y2、…、ym表示輸出變量輸出與輸入間的邏輯關(guān)系

33-1-2組合邏輯電路的分析方法組合邏輯電路的分析方法：（1）從電路的輸入到輸出逐級寫出輸出與輸入的邏輯關(guān)系的邏輯函數(shù)表達(dá)式。（2）對寫出的邏輯函數(shù)表達(dá)式進(jìn)行邏輯化簡或變換，得到最簡形式或達(dá)到簡單明了。（3）根據(jù)最簡表達(dá)式列出真值表。（4）依據(jù)真值表或最簡函數(shù)表達(dá)式確定其邏輯功能。43-1-2組合邏輯電路的分析方法分析如圖所示的組合邏輯電路53-1-2組合邏輯電路的分析方法解：（1）逐級寫出邏輯表達(dá)式

F=

（2）化成最簡表達(dá)式

F===63-1-2組合邏輯電路的分析方法（3）列真值表A

BF00010110110（4）確定邏輯功能由真值表可歸納出：當(dāng)輸入A、B相異時(shí)，輸出F為1，相同時(shí)輸出為0，因此它是一個(gè)實(shí)現(xiàn)異或邏輯關(guān)系的電路。73-1-3組合邏輯電路的設(shè)計(jì)一般可按下列步驟進(jìn)行：（1）根據(jù)給定的邏輯要求，定義輸出邏輯變量和輸入邏輯變量，并列出真值表。（2）根據(jù)真值表寫出輸出邏輯函數(shù)的與或表達(dá)式。（3）將輸出邏輯函數(shù)表達(dá)式化簡或變換。（4）根據(jù)化簡或變換后的輸出邏輯函數(shù)表達(dá)式，畫出邏輯電路圖。83-1-3組合邏輯電路的設(shè)計(jì)用與非門設(shè)計(jì)一個(gè)供三人使用的表決電路。每人有一電鍵，如果贊成就按電鍵，如果不贊成就不按電鍵。表決結(jié)果用指示燈表示，如果多數(shù)贊成，則指示燈亮，否則燈不亮。93-1-3組合邏輯電路的設(shè)計(jì)解：（1）根據(jù)題意列出真值表ABCY0

0

0

0

1

1

1

10

0

1

1

0

0

1

10

1

0

1

0

1

0

10

0

0

1

0

1

1

1103-1-3組合邏輯電路的設(shè)計(jì)（2）根據(jù)真值表寫出輸出邏輯函數(shù)表達(dá)式Y(jié)=（3）將輸出邏輯函數(shù)表達(dá)式化簡，畫出卡諾圖根據(jù)卡諾圖化簡得：Y=AB+BC+CA

將與或表達(dá)式變換為與非表達(dá)式：Y==113-1-3組合邏輯電路的設(shè)計(jì)（4）由此可畫出邏輯電路圖123-1-4組合邏輯電路的競爭冒險(xiǎn)1．競爭—冒險(xiǎn)現(xiàn)象及成因競爭-----門電路的兩個(gè)輸入信號同時(shí)向相反的邏輯電平跳變（一個(gè)從1變?yōu)?，另一個(gè)從0變?yōu)?）的現(xiàn)象。競爭—冒險(xiǎn)----由于競爭而在電路輸出端可能產(chǎn)生尖峰脈沖的現(xiàn)象。

133-1-4組合邏輯電路的競爭冒險(xiǎn)2．消除競爭—冒險(xiǎn)現(xiàn)象的方法（1）接入濾波電容（2）引入選通脈沖（3）修改邏輯設(shè)計(jì)143-2常用組合邏輯電路3-2-1編碼器3-2-2譯碼器3-2-3數(shù)據(jù)選擇器和分配器3-2-4比較器3-2-5加法器153-2-1編碼器1．普通編碼器

編碼器的設(shè)計(jì)方法：（1）據(jù)輸出與輸入的對應(yīng)關(guān)系列真值表

163-2-1編碼器1．普通編碼器

編碼器的設(shè)計(jì)方法：（2）根據(jù)真值表寫出邏輯表達(dá)式

173-2-1編碼器1．普通編碼器

編碼器的設(shè)計(jì)方法：（3）根據(jù)表達(dá)式畫出邏輯電路

183-2-1編碼器2．優(yōu)先編碼器在優(yōu)先編碼器電路中，允許同時(shí)輸入兩個(gè)以上編碼信號。不過在設(shè)計(jì)優(yōu)先編碼器時(shí)已經(jīng)將所有的輸入信號按優(yōu)先順序排列，當(dāng)幾個(gè)輸入信號同時(shí)出現(xiàn)時(shí)，只對其中優(yōu)先權(quán)最高的一個(gè)進(jìn)行編碼。193-2-1編碼器輸出的邏輯表達(dá)式=203-2-1編碼器根據(jù)上面3個(gè)式子可以列出下列74LS148的真值表213-2-2譯碼器1．二進(jìn)制譯碼器（1）二進(jìn)制譯碼器的工作原理輸入輸出A2A1A0Y7Y6Y5Y4Y3Y2Y1Y00000000000100100000010010000001000110000100010000010000101001000001100100000011110000000223-2-2譯碼器1．二進(jìn)制譯碼器（1）二進(jìn)制譯碼器的工作原理由真值表可直接寫出邏輯表達(dá)式：233-2-2譯碼器1．二進(jìn)制譯碼器（1）二進(jìn)制譯碼器的工作原理根據(jù)表達(dá)式畫出邏輯電路

243-2-2譯碼器1．二進(jìn)制譯碼器（2）集成3線—8線譯碼器74LS138253-2-2譯碼器1．二進(jìn)制譯碼器（2）集成3線—8線譯碼器74LS138根據(jù)真值表寫出邏輯表達(dá)式263-2-2譯碼器3線—8線譯碼器74LS138的真值表273-2-2譯碼器2．二—十進(jìn)制譯碼器283-2-2譯碼器二—十進(jìn)制譯碼器74LS42的真值表293-2-2譯碼器3．顯示譯碼器（1）七段字符顯示器半導(dǎo)體數(shù)碼管303-2-2譯碼器3．顯示譯碼器（1）七段字符顯示器液晶顯示器313-2-2譯碼器3．顯示譯碼器（2）BCD—七段顯示譯碼器（真值表和卡諾圖）323-2-2譯碼器3．顯示譯碼器（2）BCD—七段顯示譯碼器（卡諾圖）333-2-2譯碼器3．顯示譯碼器（2）BCD—七段顯示譯碼器（卡諾圖）343-2-2譯碼器3．顯示譯碼器（2）BCD—七段顯示譯碼器（邏輯表達(dá)式）353-2-2譯碼器3．顯示譯碼器（2）BCD—七段顯示譯碼器（邏輯電路圖）363-2-2譯碼器3．顯示譯碼器（2）BCD—七段顯示譯碼器（常用的邏輯圖）373-2-2譯碼器3．顯示譯碼器（2）BCD—七段顯示譯碼器（輸入、輸出電路）383-2-2譯碼器3．顯示譯碼器（2）BCD—七段顯示譯碼器（用7448驅(qū)動(dòng)BS201的連接方法）393-2-2譯碼器4．用譯碼器設(shè)計(jì)組合邏輯電路

前面已經(jīng)詳細(xì)介紹了二進(jìn)制譯碼器的電路結(jié)構(gòu)和工作原理。由書中圖3-23所示的3線一8線譯碼器可以看到，當(dāng)控制端S=1時(shí)，若將A2、A1、A0作為3個(gè)輸入邏輯變量，則8個(gè)輸出端給出的就是這3個(gè)輸入變量的全部最小項(xiàng)～，如書中式（3-16）所示。利用附加的門電路將這些最小項(xiàng)適當(dāng)?shù)亟M合起來，便可產(chǎn)生任何形式的三變量組合邏輯函數(shù)。同理，由于n位二進(jìn)制譯碼器的輸出給出了n變量的全部最小項(xiàng)，因而用n變量二進(jìn)制譯碼器和或門（當(dāng)譯碼器的輸出為原函數(shù)m0～m2n時(shí)）或者與非門（當(dāng)譯碼器的輸出為反函數(shù)～時(shí)）一定能獲得任何形式輸入變量數(shù)不大于n的組合邏輯函數(shù)。403-2-3數(shù)據(jù)選擇器和分配器1．?dāng)?shù)據(jù)選擇器（1）數(shù)據(jù)選擇器的結(jié)構(gòu)與功能單刀四擲開關(guān)和相應(yīng)的數(shù)據(jù)選擇器邏輯圖413-2-3數(shù)據(jù)選擇器和分配器1．?dāng)?shù)據(jù)選擇器（2）常用的數(shù)據(jù)選擇器①雙四選一數(shù)據(jù)選擇器CT74LS153②八選一數(shù)據(jù)選擇器CT74LS151423-2-3數(shù)據(jù)選擇器和分配器2．?dāng)?shù)據(jù)分配器單刀四擲開關(guān)和相應(yīng)的數(shù)據(jù)分配器邏輯圖

433-2-3數(shù)據(jù)選擇器和分配器2．?dāng)?shù)據(jù)分配器四路分配器的邏輯圖和邏輯符號443-2-3數(shù)據(jù)選擇器和分配器A1A0Y0Y1Y2Y300F000010F001000F011000F2．?dāng)?shù)據(jù)分配器分配器的真值表453-2-3數(shù)據(jù)選擇器和分配器例題：利用數(shù)據(jù)選擇器和分配器實(shí)現(xiàn)信息的傳送和分配。解：463-2-4比較器1．1位數(shù)值比較器①A＞B，則

=1

②A＜B

，則=1③A=B，則A⊙B=1473-2-4比較器2．多位數(shù)值比較器在比較兩個(gè)多位數(shù)的大小時(shí)，必須自高而低地逐位比較，而且只有在高位相等時(shí)，才需要比較低位。

483-2-5加法器1．半加器如果不考慮來自低位的進(jìn)位將兩個(gè)l位二進(jìn)制數(shù)相加，稱為半加。實(shí)現(xiàn)半加運(yùn)算的電路叫做半加器。輸入輸出ABSCO0000011010101101半加器真值表半加器的邏輯圖和表示符號493-2-5加法器2．全加器

在將兩個(gè)多位二進(jìn)制數(shù)相加時(shí)，除了最低位以外，每一位都應(yīng)該考慮來自低位的進(jìn)位，即將兩個(gè)對應(yīng)位的加數(shù)和來自低位的進(jìn)位3個(gè)數(shù)相加。這種運(yùn)算稱為全加，所用的電路稱為全加器。503-2-5加法器2．全加器輸入輸出CIABSCO0000000110010100110110010101011100111111513-2-5加法器

全加器的卡諾圖2．全加器523-2-5加法器雙全加器74LS183533-2-5加法器3．多位加法器（1）串行進(jìn)位加法器（2）超前進(jìn)位加法器54本章小結(jié)組合邏輯電路的特點(diǎn)是，任意時(shí)刻電路的輸出狀態(tài)只取決于該時(shí)刻的輸入狀態(tài)，而與該時(shí)刻以前的電路狀態(tài)無關(guān)。在電路結(jié)構(gòu)上，任意邏輯功能的組合邏輯電路只包含門電路，而沒有存儲(chǔ)（記憶）單元。對組合邏輯電路進(jìn)行分析時(shí)，可以逐級寫出邏輯表達(dá)式，然后進(jìn)行化簡，力求得到一個(gè)最簡的邏輯表達(dá)式或變換為適當(dāng)?shù)男问?，以使輸出與輸入之間的邏輯關(guān)系能一目了然。組合邏輯電路的設(shè)計(jì)過程與分析過程相反。在設(shè)計(jì)一些簡單的組合邏輯電路時(shí)，關(guān)鍵是根據(jù)設(shè)計(jì)要求列出真值表。因?yàn)橐坏┝谐稣嬷当?，以后的步驟實(shí)質(zhì)上是邏輯功能表示方法的轉(zhuǎn)換問題。組合邏輯電路形式多樣，本章介紹了幾種最常用的典型電路，包括編碼器、譯碼器、數(shù)據(jù)選擇器、數(shù)值比較器、加法器等。目前已將這些電路的設(shè)計(jì)標(biāo)準(zhǔn)化，并制成中、小規(guī)模的數(shù)字集成電路的系列產(chǎn)品，因此，具有通用性強(qiáng)、兼容性好、功耗小、工作穩(wěn)定可靠等優(yōu)點(diǎn)，被廣泛采用。本章還介紹了競爭冒險(xiǎn)現(xiàn)象以及消除競爭—冒險(xiǎn)的方法，如果負(fù)載電路對尖峰脈沖不敏感，就不必考慮這個(gè)問題了。55思考題與習(xí)題1．什么叫組合邏輯電路的分析？2．組合邏輯電路的設(shè)計(jì)一般分幾步完成？是哪幾步？3．如何用與非門實(shí)現(xiàn)半加器、全加器？畫出邏輯電路圖。4．簡述編碼器和譯碼器的功能。5．優(yōu)先權(quán)編碼器是如何實(shí)現(xiàn)優(yōu)先編碼的？6．譯碼器有哪些方面的應(yīng)用？7．?dāng)?shù)據(jù)選擇器的功能是什么？它有何應(yīng)用？8．?dāng)?shù)據(jù)分配器的功能是什么？多路分時(shí)傳送信號是如何實(shí)現(xiàn)的？9．試用數(shù)據(jù)選擇器74LS151實(shí)現(xiàn)全加器的設(shè)計(jì)。10什么叫加法器？四位二進(jìn)制串行進(jìn)位加法器是如何實(shí)現(xiàn)的？11比較器的功能是什么？多位數(shù)字比較器是怎樣實(shí)現(xiàn)的？56思考題與習(xí)題12．如圖3-41所示的邏輯電路是一個(gè)多功能函數(shù)發(fā)生器，其中S3，S2，S1，S0作為控制信號，A，B作為數(shù)據(jù)輸入。試寫出當(dāng)S3，S2，S1，S0為不同取值組合時(shí)，輸出Y的邏輯函數(shù)表達(dá)式。

圖3-41題3-12圖57思考題與習(xí)題13．設(shè)有三臺(tái)電機(jī)A、B、C，今要求：（1）A開機(jī)則B也必須開機(jī)；（2）B開機(jī)則C也必須開機(jī)。如不滿足上述要求，則必須發(fā)出報(bào)警信號。試寫出報(bào)警信號的邏輯表達(dá)式，畫出邏輯圖。14．在舉重比賽中，有一個(gè)主