Cadence后端實驗系列16_全定制版圖設計__VirtuosoDate：2011年1月10號Cadence后端實驗系列16_全定制版圖介紹1設計規則2contents3Virtuoso介紹及操作過程4上機演示全定制版圖介紹1設計規則2contents3VirtuosoI所謂全定制設計方法就是利用人機交互圖形編輯系統，由版圖設計人員設計版圖中各個器件及器件間的連線。一.全定制版圖（full-custom）I所謂全定制設計方法就是利用人機一.全定制版圖（fu針對每個晶體管進行電路參數優化，以獲得最佳的性能（包括速度和功耗）以及最小的芯片面積。基于晶體管級，適合于大批量生產的，要求集成度高、速度快、面積小、功耗低的通用型IC或是ASIC。II全定制的特點：針對每個晶體管進行電路參數優化，以獲得最佳的性能（包版圖（Layout）

版圖是集成電路設計的最后階段產物，它將被直接交給芯片制造廠作為指導產電路的圖案。版圖中矩形的構形決定了電路的拓撲結構和元件的特征。生產過程中所需的掩模板上的圖形來自版圖。版圖（Layout）版圖是集成電路設計的最后階段產物掩膜圖

掩膜上的圖形決定著芯片上器件或連接物理層的尺寸。因此版圖上的幾何圖形尺寸與芯片上物理層的尺寸直接相關。掩膜圖掩膜上的圖形決定著芯片上器件或連接物二.設計規則

設計規則是如何向電路設計及版圖設計工程師精確說明工藝線的加工能力，就是設計規則描述的內容。包括幾何設計規則、電學設計規則、布線規則。

不同的工藝，就有不同的設計規則。二.設計規則設計規則是如何向電路設計及版圖設計版圖設計規則：是指為了保證電路的功能和一定的成品率而提出的一組最小尺寸，如最小線寬、最小可開孔、線條之間的最小間距、最小套刻間距等。設計規則反映了性能和成品率之間可能的最好的折衷。規則越保守，能工作的電路就越多(即成品率越高)；然而，規則越富有進取性，則電路性能改進的可能性也越大，這種改進可能是以犧牲成品率為代價的。描述幾何設計規則的方法：微米規則和λ規則。1.版圖幾何設計規則版圖設計規則：是指為了保證電路的功能和一定的成品率而提出的一層次把設計過程抽象成若干易于處理的概念性版圖層次，這些層次代表線路轉換成硅芯片時所必需的掩模圖形。下面以某種N阱的硅柵工藝為例分別介紹層次的概念層次把設計過程抽象成若干易于處理的概念層次表示

含義

標示圖

NWELL

N阱層

Locos

N+或P+有源區層

Poly

多晶硅層

Contact

接觸孔層

Metal

金屬層

Pad

焊盤鈍化層

NWELL硅柵的層次標示層次表示含義標示圖NWELLN阱層LocosN+編號描述尺寸(μm)目的與作用1.1N阱最小寬度10.0保證光刻精度和器件尺寸1.2N阱最小間距10.0防止不同電位阱間干擾1.3N阱內N阱覆蓋P+2.0保證N阱四周的場注N區環的尺寸1.4N阱到N阱外N+距離8.0減少閂鎖效應N阱設計規則編號描述尺寸目的與作用1.1N阱最小寬度10.0保證編號描述尺寸目的與作用2.1P+、N+有源區寬度3.5保證器件尺寸，減少窄溝道效應2.2P+、N+有源區間距3.5減少寄生效應P+、N+有源區設計規則編號描述尺寸目的與作用2.1P+、N+有源區寬度3編號描述尺寸目的與作用3.1多晶硅最小寬度3.0保證多晶硅線的必要電導3.2多晶硅間距2.0防止多晶硅聯條3.3與有源區最小外間距1.0保證溝道區尺寸3.4多晶硅伸出有源區1.5保證柵長及源、漏區的截斷3.5與有源區最小內間距3.0保證電流在整個柵寬范圍內均勻流動Poly層的設計規則編號描述尺寸目的與作用3.1多晶硅最小編號描述尺寸目的與作用4.1接觸孔大小2.0x2.0保證與鋁布線的良好接觸4.2接觸孔間距2.0保證良好接觸4.3多晶硅覆蓋孔1.0防止漏電和短路4.4有源區覆蓋孔1.5防止PN結漏電和短路4.5有源區孔到柵距離1.5防止源、漏區與柵短路4.6多晶硅孔到有源區距離1.5防止源、漏區與柵短路4.7金屬覆蓋孔1.0保證接觸，防止斷條Contact層的設計規則編號描述尺寸目的與作用4.1接觸孔大小2.0x2編號描述尺寸目的與作用5.1金屬寬度2.5保證鋁線的良好電導5.2金屬間距2.0防止鋁條短路Metal層的設計規則編號描述尺寸目的與作用5.1金屬寬度2.5保編號描述尺寸目的與作用6.1最小焊盤大小90封裝、邦定需要6.2最小焊盤邊間距80防止信號之間串擾6.3最小金屬覆蓋焊盤6.0保證良好接觸6.4焊盤外到有源區最小距離25.0提高可靠性需要Pad層的設計規則編號描述尺寸目的與作用6.1最小焊盤大小90一個反相器部分設計規則一個反相器部分設計規則電學設計規則給出的是由具體的工藝參數抽象出的電學參數，是電路與系統設計模擬的依據。不同的工藝線和工藝流程，電學參數有所不同。描述內容：晶體管模型參數、各層薄層電阻、層與層間的電容等。幾何設計規則是圖形編輯的依據，電學設計規則是分析計算的依據。2.電學設計規則電學設計規則給出的是由具體的工藝參數抽象出的電學參數，是電路電源線和地線應盡可能用金屬線走線；多采用梳狀結構，避免交叉。禁止在一條金屬走線的長信號線下平行走過另一條用多晶硅或擴散區走線的長信號線。壓焊點離芯片內部圖形的距離不應少于20μm。布線層選擇，盡可能降低寄生效應。3.布線規則電源線和地線應盡可能用金屬線走線；多采用梳狀結構，避免交叉。VirtuosoLayoutEditor－版圖編輯大師Cadence最精華的部分在哪里VirtuosoLayoutEditor界面漂亮友好功能強大完備操作方便高效三.版圖設計工具－VirtuosoLEVirtuosoLayoutEditor－版圖編輯大師V

Virtuoso是Cadence公司后端設計的主要工具之一其包括: VirtuosoLayoutEditorVirtuosoLayoutAcceleratorVirtuosoLayoutSynthesizerVirtuosoSchematicComposerVIRTUOSOVirtuoso是Cadence公司后端設計的目標理解LayoutEditor環境學會如何使用LayoutEditor學會定制版圖編輯環境版圖設計工具－VirtuosoLE目標理解LayoutEditor環境學會如何使用La全層次多窗口編輯環境比較個性化的編輯環境參數化的Pcells（ParameterizedCells）Virtuoso的特點全層次多窗口編輯環境Virtuoso的特點

1）全層次，多窗口的編輯環境：virtuosolayouteditor支持在任一編輯期間或是同一設計不同面打開多樣的單元或是模塊，從而保證復雜設計中的一致性。

2）個性化的編輯環境：CADENCE設計框架和新的OPENACCESS數據庫使的virtuosolayouteditor具有可用戶定制化的編輯環境和功能。VirtuosoLayoutEditor功能特征VirtuosoLayoutEditor功能特征3）參數化的PCELLS：

所謂的Pcell

(parameterized

cell

)是一個可以讓你在使用它時編輯它的參數的cell.

利用PCELLS可以減少設計錄入的時間，以及設計規則的違反，減少尺寸上的錯誤，提供設計的自動生成，減少版圖設計的任務，并提高速度。VirtuosoLayoutEditor功能特征3）參數化的PCELLS：VirtuosoLayou

一、建立自己的library,cell和viewLibrary 自己將要設計的版圖所要存放的庫Cell設計的每一模塊單元View 單元的格式，有schematic,symbol,layout等VirtuosoLayoutEditor的使用VirtuosoLayoutEditor的使用VirtuosoLayoutEditor的使用新建一個庫文件VirtuosoLayoutEditor的使用新建一個庫名定義為mydesign，然后連接到0.18的庫中庫名定義為mydesign，然后連接到0.18的庫中新建一個cell，用來制作反相器新建一個cell，用來制作反相器利用Add-instance添加元件，添加一個pmos利用Add-instance添加元件，添加一個pmos修改長度為350nm，寬為1um修改長度為350nm，寬為1um同樣生成一個nmos，長350nm，寬500nm同樣生成一個nmos，長350nm，寬500nm生成以后進行連線，添加IO口之后得到如下圖生成以后進行連線，添加IO口之后得到如下圖進入XL進行編輯進入XL進行編輯在virtuoso中使用genfromsource命令生成器件，IO口修改為第一層金屬，然后apply在virtuoso中使用genfromsource命令生點OK之后出現下圖進行display設置點OK之后出現下圖進行display設置修改displaylevels和單元間距然后就可以對器件進行放置，連線等OK修改displaylevels和單元間距然后就可以對器設置一個命令，此后每當你選擇一個命令之后都會彈出一個菜單，根據需要可以修改相應的參數。設置一個命令，此后每當你選擇一個命令之后都會彈出使用path命令彈出一個菜單，要連接柵極選擇GT，修改寬度0.35使用path命令彈出一個菜單，要連接柵極點擊要連線的地方：點擊要連線的地方：若要修改邊界，使用以下命令選中若要修改邊界，使用以下命令選中最后得到的反相器版圖最后得到的反相器版圖ThankYou~~ThankYou~~Cadence后端實驗系列16_全定制版圖設計__VirtuosoDate：2011年1月10號Cadence后端實驗系列16_全定制版圖介紹1設計規則2contents3Virtuoso介紹及操作過程4上機演示全定制版圖介紹1設計規則2contents3VirtuosoI所謂全定制設計方法就是利用人機交互圖形編輯系統，由版圖設計人員設計版圖中各個器件及器件間的連線。一.全定制版圖（full-custom）I所謂全定制設計方法就是利用人機一.全定制版圖（fu針對每個晶體管進行電路參數優化，以獲得最佳的性能（包括速度和功耗）以及最小的芯片面積。基于晶體管級，適合于大批量生產的，要求集成度高、速度快、面積小、功耗低的通用型IC或是ASIC。II全定制的特點：針對每個晶體管進行電路參數優化，以獲得最佳的性能（包版圖（Layout）

版圖是集成電路設計的最后階段產物，它將被直接交給芯片制造廠作為指導產電路的圖案。版圖中矩形的構形決定了電路的拓撲結構和元件的特征。生產過程中所需的掩模板上的圖形來自版圖。版圖（Layout）版圖是集成電路設計的最后階段產物掩膜圖

掩膜上的圖形決定著芯片上器件或連接物理層的尺寸。因此版圖上的幾何圖形尺寸與芯片上物理層的尺寸直接相關。掩膜圖掩膜上的圖形決定著芯片上器件或連接物二.設計規則

設計規則是如何向電路設計及版圖設計工程師精確說明工藝線的加工能力，就是設計規則描述的內容。包括幾何設計規則、電學設計規則、布線規則。

不同的工藝，就有不同的設計規則。二.設計規則設計規則是如何向電路設計及版圖設計版圖設計規則：是指為了保證電路的功能和一定的成品率而提出的一組最小尺寸，如最小線寬、最小可開孔、線條之間的最小間距、最小套刻間距等。設計規則反映了性能和成品率之間可能的最好的折衷。規則越保守，能工作的電路就越多(即成品率越高)；然而，規則越富有進取性，則電路性能改進的可能性也越大，這種改進可能是以犧牲成品率為代價的。描述幾何設計規則的方法：微米規則和λ規則。1.版圖幾何設計規則版圖設計規則：是指為了保證電路的功能和一定的成品率而提出的一層次把設計過程抽象成若干易于處理的概念性版圖層次，這些層次代表線路轉換成硅芯片時所必需的掩模圖形。下面以某種N阱的硅柵工藝為例分別介紹層次的概念層次把設計過程抽象成若干易于處理的概念層次表示

含義

標示圖

NWELL

N阱層

Locos

N+或P+有源區層

Poly

多晶硅層

Contact

接觸孔層

Metal

金屬層

Pad

焊盤鈍化層

NWELL硅柵的層次標示層次表示含義標示圖NWELLN阱層LocosN+編號描述尺寸(μm)目的與作用1.1N阱最小寬度10.0保證光刻精度和器件尺寸1.2N阱最小間距10.0防止不同電位阱間干擾1.3N阱內N阱覆蓋P+2.0保證N阱四周的場注N區環的尺寸1.4N阱到N阱外N+距離8.0減少閂鎖效應N阱設計規則編號描述尺寸目的與作用1.1N阱最小寬度10.0保證編號描述尺寸目的與作用2.1P+、N+有源區寬度3.5保證器件尺寸，減少窄溝道效應2.2P+、N+有源區間距3.5減少寄生效應P+、N+有源區設計規則編號描述尺寸目的與作用2.1P+、N+有源區寬度3編號描述尺寸目的與作用3.1多晶硅最小寬度3.0保證多晶硅線的必要電導3.2多晶硅間距2.0防止多晶硅聯條3.3與有源區最小外間距1.0保證溝道區尺寸3.4多晶硅伸出有源區1.5保證柵長及源、漏區的截斷3.5與有源區最小內間距3.0保證電流在整個柵寬范圍內均勻流動Poly層的設計規則編號描述尺寸目的與作用3.1多晶硅最小編號描述尺寸目的與作用4.1接觸孔大小2.0x2.0保證與鋁布線的良好接觸4.2接觸孔間距2.0保證良好接觸4.3多晶硅覆蓋孔1.0防止漏電和短路4.4有源區覆蓋孔1.5防止PN結漏電和短路4.5有源區孔到柵距離1.5防止源、漏區與柵短路4.6多晶硅孔到有源區距離1.5防止源、漏區與柵短路4.7金屬覆蓋孔1.0保證接觸，防止斷條Contact層的設計規則編號描述尺寸目的與作用4.1接觸孔大小2.0x2編號描述尺寸目的與作用5.1金屬寬度2.5保證鋁線的良好電導5.2金屬間距2.0防止鋁條短路Metal層的設計規則編號描述尺寸目的與作用5.1金屬寬度2.5保編號描述尺寸目的與作用6.1最小焊盤大小90封裝、邦定需要6.2最小焊盤邊間距80防止信號之間串擾6.3最小金屬覆蓋焊盤6.0保證良好接觸6.4焊盤外到有源區最小距離25.0提高可靠性需要Pad層的設計規則編號描述尺寸目的與作用6.1最小焊盤大小90一個反相器部分設計規則一個反相器部分設計規則電學設計規則給出的是由具體的工藝參數抽象出的電學參數，是電路與系統設計模擬的依據。不同的工藝線和工藝流程，電學參數有所不同。描述內容：晶體管模型參數、各層薄層電阻、層與層間的電容等。幾何設計規則是圖形編輯的依據，電學設計規則是分析計算的依據。2.電學設計規則電學設計規則給出的是由具體的工藝參數抽象出的電學參數，是電路電源線和地線應盡可能用金屬線走線；多采用梳狀結構，避免交叉。禁止在一條金屬走線的長信號線下平行走過另一條用多晶硅或擴散區走線的長信號線。壓焊點離芯片內部圖形的距離不應少于20μm。布線層選擇，盡可能降低寄生效應。3.布線規則電源線和地線應盡可能用金屬線走線；多采用梳狀結構，避免交叉。VirtuosoLayoutEditor－版圖編輯大師Cadence最精華的部分在哪里VirtuosoLayoutEditor界面漂亮友好功能強大完備操作方便高效三.版圖設計工具－VirtuosoLEVirtuosoLayoutEditor－版圖編輯大師V

Virtuoso是Cadence公司后端設計的主要工具之一其包括: VirtuosoLayoutEditorVirtuosoLayoutAcceleratorVirtuosoLayoutSynthesizerVirtuosoSchematicComposerVIRTUOSOVirtuoso是Cadence公司后端設計的目標理解LayoutEditor環境學會如何使用LayoutEditor學會定制版圖編輯環境版圖設計工具－VirtuosoLE目標理解LayoutEditor環境學會如何使用La全層次多窗口編輯環境比較個性化的編輯環境參數化的Pcells（ParameterizedCells）Virtuoso的特點全層次多窗口編輯環境Virtuoso的特點

1）全層次，多窗口的編輯環境：virtuosolayouteditor支持在任一編輯期間或是同一設計不同面打開多樣的單元或是模塊，從而保證復雜設計中的一致性。

2）個性化的編輯環境：CADENCE設計框架和新的OPENACCESS數據庫使的virtuosolayouteditor具有可用戶定制化的編輯環境和功能。VirtuosoLayoutEditor功能特征VirtuosoLayoutEditor功能特征3）參數化的PCELLS：

所謂的Pcell

(parameterized

cell

)是一個可以讓你在使用它時編輯它的參數的cell.

利用PCELLS可以減少設計錄入的時間，以及設計規則的違反，減少尺寸上的錯誤，提供設計的自動生成，減少版圖設計的任務，并提高速度。VirtuosoLayoutEditor功能特征3）參數化的PCELLS：VirtuosoLayou

一、建立自己的library,cell和viewLibrary 自己將要設計的版圖所要存放的庫Cell設