華南農業大學數字電子技術基礎應用課程設計數字電子線路綜合設計數字電子鐘設計

摘要數字鐘是一種用數字電路技術實現時、分、秒計時的裝置，與機械式時鐘相比具有更高的準確性和直觀性，且無機械裝置，具有更更長的使用壽命，因此得到了廣泛的使用。它實際上是一個對標準頻率（1Hz）進行計數的計數電路。振蕩器產生的時鐘信號經過分頻器形成秒脈沖信號，秒脈沖信號輸入計數器進行計數，并把累計結果以“時”、“分”、“秒”的數字顯示出來。秒計數器電路計滿60后觸發分計數器電路，分計數器電路計滿60后觸發時計數器電路，當計滿24小時后又開始下一輪的循環計數。一般由振蕩器、分頻器、計數器、譯碼器、數碼顯示器等幾部分組成。振蕩電路：主要用來產生時間標準信號，因為時鐘的精度主要取決于時間標準信號的頻率及穩定度，所以采用石英晶體振蕩器。分頻器：因為振蕩器產生的標準信號頻率很高，要是要得到“秒”信號，需一定級數的分頻器進行分頻。計數器：有了“秒”信號，則可以根據60秒為1分，24小時為1天的進制，分別設定“時”、“分”、“秒”的計數器，分別為60進制，60進制,24進制計數器，并輸出一分，一小時，一天的進位信號。譯碼顯示：將“時”“分”“秒”顯示出來。將計數器輸入狀態，輸入到譯碼器，產生驅動數碼顯示器信號，呈現出對應的進位數字字型。由于計數的起始時間不可能與標準時間（如北京時間）一致，故需要在電路上加一個校時電路可以對分和時進行校時。另外，計時過程要具有報時功能，當時間到達整點前10秒開始，蜂鳴器1秒響1秒停地響5次。關鍵詞:數字鐘振蕩計數校正報時目錄摘要 11設計目的32設計任務32.1設計任務及指標32.2設計要求33數字電子鐘的組成和工作原理33.1數字鐘的構成33.2原理分析43.3數字點鐘的基本邏輯功能框圖44方案設計與論證 54.1時間脈沖產生電路 5-64.2分頻器電路 74.3時間計數器電路 7-84.4譯碼驅動及顯示單元電路 94.5校時電路 10-124.6報時電路 12-135單元電路的設計 145.1時間脈沖產生電路的設計 145.2計數電路的設計 145.2.160進制計數器的設計 145.2.224進制計數器的設計 155.3譯碼及驅動顯示電路 155.4校時電路的設計 165.5報時電路 175.6電路總圖 186電路的裝配與調試過程196.1電路焊接196.2調試過程197仿真結果及分析 197.1時鐘結果仿真 197.2秒鐘個位時序圖 207.3報時電路時序圖 207.4測試結果分析 218收獲、體會和建議21-229參考文獻2210致謝22附錄1原件清單 23附錄2器件實物圖 241設計目的1．使學生在學完了《電子技術基礎》課程的基本理論，基本知識后，能夠綜合運用所學理論知識、拓寬知識面，系統地進行電子電路的工程實踐訓練，鍛煉動手能力，培養工程師的基本技能，提高分析問題和解決問題的能力。2．熟悉集成電路的引腳安排，掌握各芯片的邏輯功能及使用方法了解面包板結構及其接線方法，了解數字鐘的組成及工作原理。學會檢查電路的故障與排除故障的一般方法。3．學會檢查電路的故障與排除故障的一般方法，掌握虛擬設計，學會使用一種電路分析軟件（PROTEUS等）在計算機上進行電路設計與分析的方法。2設計任務2．1設計任務及指標用中、小規模集成電路設計一臺能顯示日、時、分秒的數字電子鐘，具體要求如下：1．由晶振電路產生1HZ標準秒信號。2．秒、分為00-59六十進制計數器。3．時為00-23二十四進制計數器。4．可手動校正：能分別進行秒、分、時的校正。只要將開關置于手動位置。可分別對秒、分時進行連續脈沖輸入調整。5．整點報時。整點報時電路要求在每個整點前鳴叫五次低音（500HZ），整點時再鳴叫一次高音（1000HZ）。2．2設計要求1.小組集中查找資料，討論，確定設計方案；2.根據選定方案確定實現設計要求的基本電路和擴展電路，畫出電路原理圖及仿真電路圖）；3.根據經濟原則選擇元器件及參數；4..小組進行電路焊接、調試、測試電路性能，撰寫整理設計說明書。3數字電子鐘的組成和工作原理3．1數字鐘的構成數字鐘一般由振蕩器、分頻器、計數器、譯碼器、顯示器、較時電路、報時電路等部分組成，這些都是數字電路中應用最廣的基本電路。3．2原理分析數字鐘實際上是一個對標準頻率（1Hz）進行計數的計數電路。振蕩器產生的時鐘信號經過分頻器形成秒脈沖信號，秒脈沖信號輸入計數器進行計數，并把累計結果以“時”、“分”、“秒”的數字顯示出來。秒計數器電路計滿60后觸發分計數器電路，分計數器電路計滿60后觸發時計數器電路，當計滿24小時后又開始下一輪的循環計數。由于計數的起始時間不可能與標準時間（如北京時間）一致，故需要在電路上加一個校時電路可以對分和時進行校時。另外，計時過程要具有報時功能，當時間到達整點前10秒開始，蜂鳴器1秒響1秒停地響5次。3．3數字點鐘的基本邏輯功能框圖圖1所示為數字鐘的一般構成框圖。圖SEQ圖\*ARABIC1系統原理框圖1.晶體振蕩器電路：晶體振蕩器電路給數字鐘提供一個頻率穩定準確的32768Ｈz的方波信號，可保證數字鐘的走時準確及穩定。不管是指針式的電子鐘還是數字顯示的電子鐘都使用了晶體振蕩器電路。PAGE262.分頻器電路：分頻器電路將32768HZ的高頻方波信號經32768（）次分頻后得到1Hz的方波信號供秒計數器進行計數。分頻器實際上也就是計數器。3.時間計數器電路：時間計數電路由秒個位和秒十位計數器、分個位和分十位計數器及時個位和時十位計數器電路構成，其中秒個位和秒十位計數器、分個位和分十位計數器為60進制計數器，而根據設計要求，時個位和時十位計數器為24進制計數器。4.譯碼驅動電路：譯碼驅動電路將計數器輸出的8421BCD碼轉換為數碼管需要的邏輯狀態，并且為保證數碼管正常工作提供足夠的工作電流。5.整點報時電路：一般時鐘都應具備整點報時電路功能,即在時間出現整點前數秒內,數字鐘會自動報時,以示提醒.其作用方式是發出連續的或有節奏的音頻聲波,較復雜的也可以是實時語音提示。4方案設計與論證4.1時間脈沖產生電路通過查找資料并展開討論，我們共同討論了三種不同的秒信號發生器的設計方案。方案一：由集成電路定時器555與RC組成的多諧振蕩器作為時間標準信號源。如圖2所示:圖SEQ圖\*ARABIC2555與RC組成的多諧振蕩器圖方案二:振蕩器是數字鐘的核心。振蕩器的穩定度及頻率的精確度決定了數字鐘計時的準確程度，通常選用石英晶體構成振蕩器電路。石英晶體振蕩器的作用是產生時間標準信號。因此，一般采用石英晶體振蕩器經過分頻得到這一時間脈沖信號。如圖3所示:圖SEQ圖\*ARABIC3石英晶體振蕩器圖方案三：由集成邏輯門與RC組成的時鐘源振蕩器。如圖4所示:圖SEQ圖\*ARABIC4門電路組成的多諧振蕩器圖用555組成的脈沖產生電路:R1=15*103Ω，R2=68*103Ω，C=10μF

，則555所產生的脈沖的為:f=1.43/[(R1+2*R2)*103*10*106=0.947Hz,而設計要求為1Hz,因此其誤差為5.3%,在精度要求不是很高的時候可以使用。石英晶體振蕩電路:采用的32768晶體振蕩電路,其頻率為32768Hz,然后再經過15分頻電路可得到標準的1Hz的脈沖輸出.R的阻值,對于TTL門電路通常在0.7～2KΩ之間;對于CMOS門則常在10～100MΩ之間。由門電路組成的多諧振蕩器的振蕩周期不僅與時間常數RC有關，而且還取決于門電路的閾值電壓VTH，由于VTH容易受到溫度、電源電壓及干擾的影響，因此頻率穩定性較差，只能用于對頻率穩定性要求不高的場合。綜上分析，選擇方案二，石英晶體振蕩電路能夠作為最穩定的信號源。4．2分頻器電路通常，數字鐘的晶體振蕩器輸出頻率較高，為了得到1Hz的秒信號輸入，需要對振蕩器的輸出信號進行分頻。通常實現分頻器的電路是計數器電路，一般采用多級2進制計數器來實現。例如，將32768Hz的振蕩信號分頻為1HZ的分頻倍數為32768（），即實現該分頻功能的計數器相當于15級2進制計數器。從盡量減少元器件數量的角度來考慮，這里可選多極２進制計數電路CD4060和CD4040來構成分頻電路。CD4060和CD4040在集成電路中可實現的分頻次數最高，且CD4060還包含振蕩電路所需的非門，使用更為方便。CD4060計數為14級２進制計數器，可以將32768Ｈz的信號分頻為２Ｈz，其內部框圖如圖2.1所示，從圖中可以看出，CD4060的時鐘輸入端兩個串接的非門，因此可以直接實現振蕩和分頻的功能。圖SEQ圖\*ARABIC5.1CD4060內部框圖圖5.2CD4040內部框圖CD4040計數器的計數模數為4096（），其邏輯框圖如圖5.2。如將32768Hz信號分頻為1Hz，則需外加一個8分頻計數器，故一般較少使用CD4040來實現分頻。綜上所述，可選擇CD4060同時構成振蕩電路和分頻電路。按圖5.1，在和之間接入振蕩器外接元件可實現振蕩，并利用時計數電路中多一個2分頻器（后述）可實現15級2分頻，即可得1Hz信號。4．3時間計數器電路秒信號經秒計數器、分計數器、時計數器之后，分別得到“秒”個位、十位、“分”個位、十位以及“時”個位、十位的計時輸出信號，然后送至譯碼顯示電路，以便實現用數字顯示時、分、秒的要求。“秒”和“分”計數器應為六十進制，而“時”計數器應為二十四進制。采用10進制計數器74LS90來實現時間計數單元的計數功能。4．3．1“分”、“秒”六十進制計數器選用兩塊74SL90采用異步清零的方法完成60進制。74LS90功能：十進制計數器原理說明：本電路是由4個主從觸發器和用作除2計數器及計數周期長度為除5的3位2進制計數器所用的附加選通所組成。有選通的零復位和置9輸入。為了利用本計數器的最大計數長度（十進制），可將B輸入同QA輸出連接，輸入計數脈沖可加到輸入A上，此時輸出就如相應的功能表上所要求的那樣。將“秒”的個位上的QD端引導“秒”的十位上的14引腳A端實現進位。74SL90采用異步清零對于“秒”上的十位當QDQCQBQA=0110時，通過異步清零把“秒”清零，同時通過一個二輸入與門將‘秒’的十位QCQB接入輸入端，輸出端接到‘分’的個位上的14引腳A端實現分的進位。同理將“分”的個位上的QD端引導“分”的十位上的14引腳A端實現進位。74SL90采用異步清零對于“分”上的十位當QDQCQBQA=0110時，通過異步清零把“分”清零，同時通過一個二輸入與門將‘分’的十位QCQB接入輸入端，輸出端接到‘時’的個位上的14引腳A端實現分的進位。圖6六十進制示意圖4．3．2“時”二十四進制計數器同樣可以選用兩塊74LS90完成24進制計數，示意圖如圖7圖7二十四進制示意圖4.4譯碼驅動及顯示單元電路譯碼顯示電路是將計數器輸出的8421BCD碼譯成數碼管顯示所需要的高低電平，我們采用陰極七段數碼管，引腳如圖8。其則譯碼電路就應選接與它配套的共陰極七段數碼驅動器。譯碼顯示電路可采用CD4511BC-7段譯碼驅動器，其芯片引腳如圖9。譯碼器A、B、C、D與十進制計數器的四個輸出端相連接，a、b、c、d、e、f、g即為驅動七段數碼顯示器的信號。根據A、B、C、D所得的計數信號，數碼管顯示的相對應的字型。其具體電路圖如圖10。圖8陰極七段數碼管圖9芯片CD4511BC-7段譯碼驅動器引腳圖10譯碼顯示電路4.5校時電路方案一：通常校正時間的方法是：首先截斷正常的計數通路，然后再進行人工出觸發計數或將頻率較高的方波信號加到需要校正的計數單元的輸入端，校正好后，再轉入正常計時狀態即可。根據要求，數字鐘應具有分校正和時校正功能，因此，應截斷分個位和時個位的直接計數通路，并采用正常計時信號與校正信號可以隨時切換的電路接入其中。圖11所示為所設計的校時電路。圖11方案一校正電路圖方案二：方案二與方案一原理差不多，但多了0.01uf的電容防抖動。圖12方案二校正電路圖方案三：校準電路由基本RS觸發器和“與”門組成，基本RS觸發器的功能是產生單脈沖，主要作用是起防抖動作用。未撥動開關K時，“與非”門G2的一個輸入端接地，基本RS觸發器處于“1”狀態，這是數字鐘正常工作，“分”進位脈沖能進入“分”計數器。撥動開關K時，“與非”門G1的一個輸入端接地，于是基本RS觸發器轉為“0”狀態。秒狀態可以直接進入“分”計數器，而“分”進位脈沖被阻止進入，因而能較快地校準分計數器的計數值。校準后，將校正開關恢復原位，數字鐘繼續進行正常計時工作。圖13方案三校正電路通過比較可知，方案二和方案三比方案一多了防抖動的措施，穩定性更好，方案二和方案三相比，防抖動措施更好，更完備，但電路也更為復雜，成本也更高，通過比較選擇方案二，既能實現防抖動功能，做出事物也更經濟一些。4.6報時電路方案一：采用仿廣播臺整點報時的功能：每當數字鐘計時快要到正點時候發出響聲，通常按照四低音，一高音的順序發出間斷聲，以最后一聲高音結束的時刻為正點時刻。4低音（約500Hz）分別發生在59分51秒、發生在59分53秒、發生在59分55秒、發生在59分57秒、，最后一聲高音（約1KHz）發生在59分59秒，他們的持續時間均為一秒。圖14方案一報時電路方案二：方案二與方案一實現功能一樣，電路不一樣。圖15方案二報時電路5單元電路的設計5.1時間脈沖產生電路的設計圖16產生1Hz時間脈沖的電路圖CD4060同時構成振蕩電路和分頻電路。如圖14，在MR和RS之間接入振蕩器外接元件可實現振蕩，并利用時計數電路中多一個2分頻器可實現15級2分頻，即得1Hz信號。5.2計數電路的設計秒、分計數器為60進制計數器。小時計數器為24進制計數器。5.2.160進制計數器的設計“秒”計數器電路與“分”計數器電路都是60進制，它由一級10進制計數器和一級6進制計數器連接構成。如圖17所示由兩塊74SL90采用異步清零的方法完成60進制。圖17六十進制示意圖5.2.224進制計數器的設計同樣可以選用兩塊74LS90完成24進制計數，示意圖如圖18所示。圖18二十四進制計數器圖5.3譯碼及驅動顯示電路譯碼電路的功能是將“秒”、“分”、“時”計數器的輸出代碼進行翻譯，變成相應的數字。其則譯碼電路就應選接與它配套的共陰極七段數碼驅動器。譯碼顯示電路可采用CD4511BC-7段譯碼驅動器。譯碼器A、B、C、D與十進制計數器的四個輸出端相連接，a、b、c、d、e、f、g即為驅動七段數碼顯示器的信號。根據A、B、C、D所得的計數信號，數碼管顯示的相對應的字型。其具體電路圖如圖19。圖19譯碼顯示電路5.4校時電路的設計數字種啟動后,每當數字鐘顯示與實際時間不符進,需要根據標準時間進行校時。校“秒”時，采用等待校時。校“分”、“時”的原理比較簡單，采用加速校時。對校時電路的要求是:1．在小時校正時不影響分和秒的正常計數。2．在分校正時不影響秒和小時的正常計數。如圖17所示，當開關打向下時，因為校正信號和0相與的輸出為0，而開關的另一端接高電平，正常輸入信號可以順利通過與或門，故校時電路處于正常計時狀態；當開關打向上時，情況正好與上述相反，這時校時電路處于校時狀態。與非門可選74LS00，非門則可用與非門2個輸入端并接來代替節省芯片。因此實際使用時，須對開關的狀態進行消除抖動處理，圖20為加2個0.01uF的電容。圖20校時電路圖5.5報時電路根據要求，電路應在整點前10秒鐘內開始整點報時，即當時間在59分50秒到59分59秒期間時，報時電路報時控制信號。當時間在59分50秒到59分59秒期間時，分十位、分個位和秒十位均保持不變，分別為5、9和5，因此可將分計數器十位的QＣ和QＡ、個位的QＤ和QＡ及秒計數器十位的QＣ和QＡ相與，從而產生報時控制信號。選蜂鳴器為電聲器件，蜂鳴器是一種壓電電聲器件，當其兩端加上一個直流電壓時酒會發出鳴叫聲，兩個輸入端是極性的，其較長引腳應與高電位相連，圖21的三極管時為了驅動蜂鳴器。圖21報時電路圖5.6電路總圖圖22電路總圖6電路的裝配與調試過程6．1電路焊接焊接時要主要布線和焊點的合理分布，盡量做到美觀。實際焊接過程中，要保證焊筆不要碰到已經焊好的線，否則焊好的線很容易脫落。每焊接完一部分電路，就立即進行調試，測試無誤后方可進心下一階段的焊接。插拔集成芯片時用力要均勻，避免芯片管腳在插拔中變彎、折斷。6．2調試過程實際調試中出現了不少問題，如顯示不正常，秒計時中滿六十后不進位等等。仔細檢測后發現主要是電路的一些接線有錯以及輸出脈沖不行。下面是我們的通電源逐級調試，逐級排除故障錯誤的調試調試過程：1.用萬用表測量電壓源是否穩定輸出5V電壓。2.用萬用表在CD4060的3腳測輸出電壓，如果讀數有規律地跳動，且周期為近似為0.5s，則正常。同樣，用萬用表測分頻電路的輸出信號為1s，則正常。3.檢查各級計數器的工作情況。將“秒”信號直接接入計數器的up端，檢查“秒”計數器和“秒”譯碼驅動器和顯示器的工作是否正常，計數器是否為六十進制、是否能正常進位。以同樣的方法檢查“分”“時”計數器是否計數正常。4.校時電路經分析可以工作但電路工作時校時電路的功能始終不能滿足校時要求。5.整機不能進行工作，但將那塊顯示電路板接數字電子實驗箱的5V電源和脈沖發現電路能記數并可以進位，制作的電源和脈沖能正常工作，實驗不成功。7仿真與實驗結果分析7.1時鐘結果仿真圖23時鐘結果仿真圖7.2秒鐘個位時序圖圖24秒鐘個位時序圖7.3報時電路時序圖圖25報時電路時序圖蜂鳴器選擇的是500HZ的，所以500HZ的脈沖過來時候會發出四個脈沖，也就是前面提到的四個低音7.4測試結果分析經測試之后，電路可以實現設計要求，可以實現數字鐘的基本功能，比如計數，如圖23，同時多功能模塊校時功能和報時功能都可以使用，此次多功能數字鐘的設計是成功的。8收獲.體會和建議收獲與體會：1、加強了團隊合作精神，磨練了我們的意志力。我們各人之間好好的配合，分工合作，設計過程沒有一團亂麻。更為可貴的是，我們彼此鼓勵，同舟共濟地處理每個問題。這種團隊精神將是我們美好的回憶。我們花了很多心血來做這個課程設計，由于這兩個星期又要考試所以很緊的時間，后面出錯的時候經常檢查電路到凌晨2點多，但凡事不是一帆風順的，我們遇到了許多困難。有些困難甚至看進來難于解決，確實也是打擊了我們的信心。但我們毫不氣餒，認真地檢查電路，檢查焊接的好壞，用堅強的意志解決問題。2、加強我們對電子器件的了解。一直以來，我們都對電子器件都很感興趣，對電子應用感到好奇。這次我們親自制作一個電子器件，雖然原理并不太復雜，但我們在這一個過程，了解電子應用的奇妙之處。3、提高了我們使用電腦對電路進行仿真的能力。我們又要學會新的軟件Multisim來畫電路圖，并用它進行仿真。這又讓我們的知識增多了。4、做到理論聯系實際。剛剛學過了數電這門課程，還沒完全弄懂某些元器件的原理和用途，而此次課程設計恰恰提供了一個好機會，讓我們從實踐中加深了對所學知識的理解。5、以前我們在電路實習中學習了焊接電路板，但只是學了很短的時間，此次設計給我們上再多一次機會，提高了我們的動手能力，焊接技術也有了很大提高。6、通過撰寫說明書，掌握了畢業論文的寫作規范，我們以后撰寫畢業設計論文打下了堅定的基礎。在此次的數字鐘設計過程中，更進一步地熟悉了芯片的結構及掌握了各芯片的工作原理和其具體的使用方法。這學期數電實驗課的考試就是做的數字鐘，所以在計數模塊上面有以前的經驗，設計技術模塊很快就得出了正確的結果，雖然跟實驗室用得芯片不一樣，但原理不一樣，我也得出結論，不同的電路可以實現同樣的功能，我們應該設計最簡單，最經濟，最實用的電路。當然這個不一定所有條件都符合，找到一個最大限度滿足各種條件的方案是我們設計的目標。每次課程設計是一次難得的鍛煉機會，讓我們能夠充分利用所學過的理論知識還有自己的想象的能力，另外還讓我們學習查找資料的方法，以及自己處理分析電路，設計電路的能力。我相信是對我的一個很好的提高。平時在學習理論知識的時候，我們應該更注重實踐，應付考試有考試的方法。這次的課程設計