電力電子半實(shí)物仿真平臺的框架以及容量分析2022/10/212015-12-221總結(jié)4半實(shí)物仿真平臺的框架設(shè)計2背景介紹3報告內(nèi)容仿真平臺容量分析1總結(jié)4半實(shí)物仿真平臺的框架設(shè)計23報告內(nèi)容背景介紹仿真平臺接口數(shù)據(jù)量分析背景介紹現(xiàn)實(shí)需求縮短開發(fā)周期，節(jié)省成本進(jìn)行詳細(xì)的實(shí)驗(yàn)，確保可靠性技術(shù)支持：半實(shí)物仿真技術(shù)實(shí)時性：仿真運(yùn)行時間即為真實(shí)運(yùn)行

時間真實(shí)性：半實(shí)物仿真更接近實(shí)際產(chǎn)品

的運(yùn)行狀況（對象模型+實(shí)際

控制器）1總結(jié)4半實(shí)物仿真平臺的框架設(shè)計23報告內(nèi)容背景介紹仿真平臺容量分析電力電子裝置實(shí)際框架DigitalIC功率電路控制電路PWM采樣狀態(tài)返回建立模型半實(shí)物仿真平臺框架電路模型控制電路VHDLORVerilog計算資源接口資源硬件平臺PWM采樣狀態(tài)返回DigitalIC半實(shí)物仿真平臺框架控制電路一體化設(shè)計硬件平臺模塊化設(shè)計PWM采樣狀態(tài)返回DigitalIC半實(shí)物仿真平臺框架控制電路PWM采樣狀態(tài)返回計算資源接口資源硬件平臺DA板卡IO板卡PWMIn板卡DigitalIC半實(shí)物仿真平臺框架計算資源接口資源硬件平臺DA板卡IO板卡PWMIn板卡32路DA輸出16*7路IO輸出16*7路PWM輸入1總結(jié)4半實(shí)物仿真平臺的框架設(shè)計23報告內(nèi)容背景介紹仿真平臺容量分析半實(shí)物仿真平臺與實(shí)際電路的對比AD運(yùn)算單元PWMDA板卡PWM

In板卡IO板卡FPGA板卡AD運(yùn)算單元PWM傳感器驅(qū)動IO口功率電路接口電路半實(shí)物仿真實(shí)際電路接口板卡半實(shí)物仿真平臺與實(shí)際電路的對比AD運(yùn)算單元PWM傳感器驅(qū)動IO口功率電路H橋級聯(lián)型STATCOM的簡化電路基于功率單元的驅(qū)動支路分析輸入信號：DPWM信號輸入數(shù)據(jù)量：Cin=fs*nb1*m*nn*2，其中fs表示開關(guān)頻率，nb1表示DPWM的分辨率，m表示相數(shù)，nn表示每相功率單元數(shù)。功率單元PWM驅(qū)動功率電路T1T2GateDriverDPWMFaultBackDPWMFaultBackGateDriverACDCDCSensorACSensorVoltageVoltage&Current輸入DPWM數(shù)：m*nn*2AD運(yùn)算單元PWMDA板卡PWM

In板卡IO板卡FPGA板卡PWM通道數(shù)：16*N1(N1≤7，下同)輸入數(shù)據(jù)量：16*100Mb/s=1600Mb/sPWM分辨率：100M/(fs*N1

)bit仿真平臺驅(qū)動支路分析PWM通道數(shù)選取現(xiàn)假定fs=1Khz，控制器輸出的DPWM分辨率為50000bit，三相系統(tǒng)。則，實(shí)際電路的輸入數(shù)據(jù)量為300M*

nnb/s；仿真平臺的輸入數(shù)據(jù)量為1600Mb/s。1）若令300M*nnb/s≈1600Mb/s，則nn≈6，即每相級聯(lián)3個H橋模塊。2）若令300M*nnb/s≈3*1600Mb/s，則nn≈16，即每相級聯(lián)8個H橋模塊。此時，仿真平臺的DPWM分辨率為16667bit≈0.33*50000bit。考慮到該仿真系統(tǒng)的步長為2us，所以，DPWM分辨率縮減為16667bit不會對系統(tǒng)的仿真精度造成下降。因此，取nn

=

16，PWM通道數(shù)為96。輸出信號：電壓、電流采樣信號輸出數(shù)據(jù)量：Cout2=fAD*nb2*m*(nn/2+

k)

其中fAD表示AD的采樣頻率，nb2表示AD的分辨率，m表示相數(shù)，nn表示每相功率單元

數(shù)，k表示交流側(cè)每相采樣信號的總數(shù)。功率單元T1T2GateDriverDPWMFaultBackDPWMFaultBackGateDriverACDCDCSensorACSensorVoltageVoltage&Current輸出信號數(shù)：m*(nn+

k)AD傳感器功率電路基于功率單元的采樣支路分析運(yùn)算單元PWMDA板卡PWM

In板卡IO板卡FPGA板卡ADDA通道數(shù)、分辨率：≤32路，14bit數(shù)據(jù)輸出量：M1*250K*14b/s(M

1≤32)仿真平臺采樣支路分析DA通道數(shù)選取其他條件不變，現(xiàn)假定fAD=10Khz，AD的分辨率為12bit。則，交流側(cè)每相采樣信號的總數(shù)為2。當(dāng)nn

=

16時，實(shí)際電路的輸出數(shù)據(jù)量為3.6Mb/s，輸出信號數(shù)為30。此時，為了滿足需求，仿真平臺DA輸出通道需使用30路，仿真平臺輸出數(shù)據(jù)量為30*250K*14b/s=105Mb/s>3.6Mb/s，可以滿足要求。輸出信號：保護(hù)信號輸出數(shù)據(jù)量：Cout1=fcpu*m*nn*2，其中fcpu表示處理器的采樣頻率，m

表示相數(shù)，nn表示每相功率單元數(shù)。功率單元IO口運(yùn)算單元功率電路輸出信號數(shù)：m*nn*2T2GateDriverDPWMFaultBackDPWMFaultBackGateDriverACDCT1DCSensorACSensorVoltageVoltage&Current基于功率單元的狀態(tài)返回支路分析PWMDA板卡PWM

In板卡IO板卡FPGA板卡AD運(yùn)算單元仿真平臺狀態(tài)返回支路分析半實(shí)物仿真IO通道數(shù)：16*N1(N1≤7)輸出數(shù)據(jù)量：8*50Mb/s=400Mb/sIO通道數(shù)選取其他條件不變，現(xiàn)假定fcpu=1Mhz。當(dāng)nn

=

16時，實(shí)際電路的IO輸出數(shù)據(jù)量為96Mb/s，輸出信號數(shù)為96。此時，為了滿足需求，仿真平臺IO輸出通道需使用96路，仿真平臺輸出數(shù)據(jù)量為400Mb/s>96Mb/s，可以滿足要求。結(jié)論從接口資源上來說，目前設(shè)計的仿真平臺能運(yùn)行的最大功率單元數(shù)為3*16=48(其余條件如前所述)。PWM輸入：96路DA輸出：32路IO輸出：96路H橋個數(shù)：3*8仿真平臺實(shí)際電路1總結(jié)