1、精選優質文檔-傾情為你奉上精選優質文檔-傾情為你奉上專心-專注-專業專心-專注-專業精選優質文檔-傾情為你奉上專心-專注-專業課 程 設 計課程名稱嵌入式系統課程設計課題名稱 16X16的點陣顯示設計專 業班 級學 號姓 名指導老師2016年12月20日電氣信息學院課程設計任務書課題名稱1616的點陣顯示設計姓 名專業班級 學號指導老師課程設計時間2016年12月18日-2016年12月30日（17、18周）教研室意見意見：同意 審核人：劉望軍一、任務及要求CPLD為復雜可編程邏輯器件，通過EDA技術對其進行編程，可將一個較復雜的數字系統集成于一個芯片中，制成專用集成電路芯片，并可隨時在系統修

2、改其邏輯功能。并最終完成電路的編程調試。具體要求如下：用一個1616的點陣使用逐列循環掃描的方式不間斷的顯示你姓名的全部大寫拼音字母。二、進度安排第一周：周一：集中布置課程設計相關事宜。周二周三：子模塊程序設計，頂層電路程序設計。周四周日：子模塊，頂層電路仿真。第二周：周一周三：編程下載，系統調試。周四周五：設計報告撰寫。周五進行答辯和設計結果檢查。三、參考資料1. 張 原編著，可編程邏輯器件設計及應用，機械工業出版社。2.荀殿棟，徐志軍編著，數字電路設計實用手冊，電子工業出版社。3. 劉洪喜，陸穎編著. VHDL電路設計實用教程 清華大學出版社。 目 錄 TOC o 1-3 h z u 11

3、.12.頂層文件設計23334599991112131414總體設計思路 基本原理 LED就是LightEmittingDiode（發光二極管）的縮寫。在某些半導體材料的PN結中，注入的少數載流子與多數載流子復合時會把多余的能量以光的形式釋放出來，從而把電能直接轉換為光能。PN結加反向電壓，少數載流子難以注入，故不發光。這種利用注入式電致發光原理制作的二極管叫發光二極管，通稱LED。LED顯示屏是一種通過控制半導體發光二極管的顯示方式，用來顯示文字、圖形、圖像、動畫、行情、視頻、錄像信號等各種信息的顯示屏幕。1616掃描LED點陣的工作原理同8位掃描數碼管類似。它有16個共陰極輸出端口,每個共

4、陰極對應有16個LED顯示燈，所以其掃描譯碼地址需4位信號線（SEL0-SEL3），其漢字掃描碼由16位段地址（0-15）輸入。 通過時鐘的每列掃描顯示完整漢字。點陣LED一般采用掃描式顯示，實際運用分為三種方式： （1）點掃描（2）行掃描（3）列掃描若使用第一種方式，其掃描頻率必須大于1664=1024Hz，周期小于1ms即可。若使用第二和第三種方式，則頻率必須大于168=128Hz，周期小于即可符合視覺暫留要求。此外一次驅動一列或一行（8顆LED）時需外加驅動電路提高電流，否則LED亮度會不足。實驗箱上為我們提供了16*16的點陣顯示模塊。通過觀察，我們可以看到，此點陣顯示屏即為16行、1

5、6列的LED顯示燈。那么控制這些燈的亮暗分布，就能達到字符顯示的目的。首先輸出預定義“呂、蘇、田、口”四個漢字，顯示屏上的燈的亮暗情況具體應如何。如第一個漢字呂:0000000000111000000000000000000000000000010011100000000000000000如果高電平1時表示燈是亮的，低電平0時燈是暗的，這樣上面的燈呈現在我們眼前的就是呂字了。依次類推，我們就可以設計出所有要顯示的漢字了。這樣這些漢字就好象是被我們當作了固定模型了。但如何點亮這些燈呢，這就要求有一個脈沖循環掃描的電路，我們采用列掃描，當掃描的和我們先設計好的漢字模型的高電平相匹配時，燈就相應的點

6、亮。由于掃描的速度很快，我們人的眼睛并不會感到燈的閃爍，所以每掃描完16列就會顯示在我們眼中一個漢字了。但要所有的漢字就可以依次的顯示出來并不停的循環顯示，就還要再有一個時序控制電路來控制。此時序控制電路象一個計數器，有自動清零的功能，這樣就可以實現循環的效果了。設計框圖時序控制掃描控制顯示控制譯碼輸出 圖 總體設計框圖頂層文件設計 圖 頂層文件設計二、單元電路設計列循環掃描 通過對每一列的掃描來完成對字母的現實，只要掃描的頻率足夠快，就能給人以連續的感覺。因此要控制掃描的頻率，不能太低，否則，就會造成視覺上的不連續， 輸入一個時鐘信號，輸出為4位二進制（用sel表示）列選信號，用來選中列，進

7、行掃描,掃描程序如下：Library ieee;use dz_xs is Port(enable,clk:in std_logic; -端口定義 輸入信號 Sel:out std_logic_vector(3 downto 0); -端口定義 輸出信號End dz_xs;Architecture count of dz_xs is Signal lie:std_logic_vector(3 downto 0);BeginProcess(clk,enable) -脈沖、使能信號beginIf clkevent and clk=1thenIf enable=1 thenIf lie0000 the

8、n Lie=lie-0001;Else Lie=1111;End if;End if;End if;SelCase lie is -“呂”字設計When 0011=h0=;h8h0=;h8h0=;h8h0=;h8h0=;h8h0=;h8h0=;h8h0=;h8h0=;h8h0=;h8h0=;h8h0=;h8Case lie is -“蘇”字設計When 0011=h0=;h8h0=;h8h0=;h8h0=;h8h0=;h8h0=;h8h0=;h8h0=;h8h0=;h8h0=;h8h0=;h8h0=;h8Case lie is -“田”字設計 When0100=h0=;h8h0=;h8h0=;

9、h8h0=;h8h0=;h8h0=;h8h0=;h8h0=;h8h0=;h8h0=;h8Case lie is -“口”字設計When0101=h0=;h8h0=;h8h0=;h8h0=;h8h0=;h8h0=;h8h0=;h8h0=;h8=; End case; End if; End if;End process;循環掃描及期間的延時環節 為使漢字不斷地循環顯示，并且使每個漢字之間有停頓，就需要在中間加一定的延時和循環環節。在這一環節中，可以通過修改其數值來控制每個字母的顯示時間，其程序如下：process(clk) variable int: integer range 0 to 100

10、00;begin if clkevent and clk=1then if int10000 then int:=int+1; elseint:=0; if next1=”11”thennext1=”00”; elsenext10000 then Lie=lie-0001;Else Lie=1111;End if; End if;End if;SelCase lie is When 0011=h0=;h8h0=;h8h0=;h8h0=;h8h0=;h8h0=;h8h0=;h8h0=;h8h0=;h8h0=;h8h0=;h8h0=;h8Case lie is When 0011=h0=;h8h0

11、=;h8h0=;h8h0=;h8h0=;h8h0=;h8h0=;h8h0=;h8h0=;h8h0=;h8h0=;h8h0=;h8Case lie is When0100=h0=;h8h0=;h8h0=;h8h0=;h8h0=;h8h0=;h8h0=;h8h0=;h8h0=;h8h0=;h8Case lie is When0101=h0=;h8h0=;h8h0=;h8h0=;h8h0=;h8h0=;h8h0=;h8h0=;h8h0=;h8=; End case; End if; End if;End process;a3:process(clk) variable int: integer ra

12、nge 0 to 10000;begin if clkevent and clk=1then if int10000 then int:=int+1; elseint:=0; if next1=11thennext1=00; elsenext1= next1+1; end if; end if;end if;end process;end count;第三章 系統調試與仿真開發環境介紹Quartus II 是Altera公司的綜合性PLD開發軟件，支持原理圖、VHDL、Veril-ogHDL以及AHDL（Altera Hardware Description Language）等多種設計輸入形

13、式，內嵌自有的綜合器以及仿真器，可以完成從設計輸入到硬件配置的完整PLD設計流程。Quartus II支持Altera的IP核，包含了LPM/MegaFunction宏功能模塊庫，使用戶可以充分利用成熟的模塊，簡化了設計的復雜性、加快了設計速度。對第三方EDA工具的良好支持也使用戶可以在設計流程的各個階段使用熟悉的第三方EDA工具。此外，Quartus II 通過和DSP Builder工具與Matlab/Simulink相結合，可以方便地實現各種DSP應用系統；支持Altera的片上可編程系統（SOPC）開發，集系統級設計、嵌入式軟件開發、可編程邏輯設計于一體，是一種綜合性的開發平臺。調試與

14、仿真 創建工程在Quartus II 中新建一個VHDL File文件，將VHDL代碼輸入這個文件，并保存到工作目錄，名為。利用new preject wizard 工具創建一個工程，工程名為yz_ok,頂層文件實體名為yz_ok，并將上面創建的文件加入到工程中。 編譯前設置（1）選擇目標芯片。用assignmemts-settings命令，彈出settings對話框，選擇目標芯片為EP1C3T144C8。圖3-1 選擇目標器件（2）選擇工作方式，編程方式，及閑置引腳狀態單擊上圖中的device&pin options按鈕，彈出device&pin options窗口。 在General項中選

15、中auto-restart configuration after error,使對FPGA的配置失敗后能自動重新配置，并加入JTAG用戶編碼。 圖3-2 選擇配置器件工作方式在configuration項中，其下方的Generate compressed bitstreams處打勾，這樣就能產生用于EPCS的POF壓縮配置文件。在Configuration 選項頁，選擇配置器件為EPCS1，其配置模式選擇為active serial。圖3-3選擇編程方式在Unused pins項，將目標器件閑置引腳狀態設置高阻態，即選擇As input,tri-stated。圖3-4 設置閑置引腳狀態 全程

16、編譯設置好前面的內容之后，就可以進行編譯了。選擇Processing菜單中start compilation，在窗口的下方processing欄中顯示編譯信息。圖3-5 全程編譯成功完成完成后在工程管理窗口左是角顯示了工程yz_ok 的層次結構和其中結構模塊耗用的邏輯宏單元數。此欄的右邊是編譯處理流程，包括數據網表建立、邏輯綜合、適配、配置文件裝配和時序分析等。時序仿真（1）新建一個矢量波形文件，同時打開波形編輯器。設置仿真時間為50us,保存波形文件為。（2）將工程yz_ok的端口信號名選入波形編輯器中，所選的端口有clk,enable及總線h0和h8。設置clk的時鐘周期為2us，占空比為

17、50%。圖3-6 選擇仿真控制仿真器參數設置。選擇菜單Assignment中的Settings，在Settings窗口下選擇Simulator，在右側的simulation mode項下選擇timing，即選擇時序仿真，并選擇仿真激勵文件名。選擇simulation options欄，確認選定simulation coverage reporting; 毛刺檢測Glitch detection 為1ns 寬度;選中Run simulation until all vector stimuli 全程仿真。現在所有設置進行完畢，在菜單processing項下選擇start simulation，直

18、到出現simulation was successful，仿真結束 。仿真文件simulation report 通常會自動彈出，否則選擇processingsimulation report 。 圖3-7 仿真波形輸出四、下載調試選擇tools菜單中programmer，點擊左上角的Hardware Setup，選擇USB，點擊start即可連接硬件，進行調試 。連接成功后，即可在實驗箱中LED屏循環顯示字母。如下圖漢字的顯示: 圖4-1 調試結果圖 圖4-2 調試結果圖五、心得體會為期兩周的嵌入式課程設計完成了。整過設計過程雖然不是很順利。不過我認真對待老師給我們的課題，中間雖然也有不少挫

19、折，但不經歷挫折怎么見風雨，在我四處查看資料，請教同學下終于完成。經過這兩周的課程設計，我加深了對PLD的認識，學到了很多以前不知道的東西，也明白也PLD在現實生活中的重要應用和它的發展趨勢。以前在書本上學到的東西總是不能夠很好地運用到現實當中去，現在終于得到了改善，這讓我感到非常的高興。從這次實習中，我體會到，如果將我們在大學里所學的知識與更多的實踐結合在一起，用實踐來檢驗真理，使一個本科生具備較強的處理基本實務的能力與比較系統的專業知識，這才是我們學習與實習的真正目的。讓我們不再是一個沉睡的孩子，讓我們的無知漸漸遠去，把我們所學的知識運用到實際中去，為社會出上我們的一份力。感謝老師給的這次讓我們自行設計的機會，通過這次設計通過這次課程設計使我懂得了理論與實際相結合是很重要的，只有理論知