1、u 掌握掌握80868086微處理器的編程結構微處理器的編程結構 u 了解了解高性能微處理器高性能微處理器80386工作原理工作原理 u 理解理解8086微處理器存儲器分段技術微處理器存儲器分段技術 學習目標：學習目標：u8086微處理器的邏輯結構微處理器的邏輯結構u8086/8088的內部寄存器的內部寄存器u8086/8088的引腳信號的引腳信號u8086/8088的工作方式的工作方式 8086/8088CPU屬于高性能屬于高性能16位微處理器，它們是位微處理器，它們是Intel公司繼公司繼8080之后于之后于1978年推出的一款年推出的一款CPU，其采，其采用了用了HMOS工藝制造，芯片上

2、集成了工藝制造，芯片上集成了2.9萬只晶體管，萬只晶體管，該處理器地址引腳為該處理器地址引腳為20位，尋址空間為位，尋址空間為1MB。8086數數據線引腳為據線引腳為16位，而位，而8088為為8位。位。 要掌握一個要掌握一個CPU的工作性能和使用方法，首先應的工作性能和使用方法，首先應該了解它的邏輯結構。所謂邏輯結構就是指從程序員該了解它的邏輯結構。所謂邏輯結構就是指從程序員和使用者的角度看到的內部結構，這種結構與和使用者的角度看到的內部結構，這種結構與CPU內內部的物理結構和實際布局是有區別的。按功能劃分，部的物理結構和實際布局是有區別的。按功能劃分，8086CPU由總線接口部件（由總線接

3、口部件（BIU，Bus Interface Unit）和執行部件（和執行部件（EU，Execution Unit）兩部分組成。）兩部分組成。圖圖2-1 8086的邏輯結構的邏輯結構 1總線接口部件總線接口部件 總線接口部件的功能是根據執行部件的請求，負責完成總線接口部件的功能是根據執行部件的請求，負責完成CPU與存儲器、與存儲器、I/O設備之間的數據傳送。具體任務如下。設備之間的數據傳送。具體任務如下。 BIU負責從存儲器的指定單元取出指令送至指令隊列中負責從存儲器的指定單元取出指令送至指令隊列中排隊，或直接送至排隊，或直接送至EU執行。執行。 負責從存儲器指定單元或外設端口中取出指令規定的負

4、責從存儲器指定單元或外設端口中取出指令規定的操作數傳送給執行單元或者將執行單元的操作結果傳送到操作數傳送給執行單元或者將執行單元的操作結果傳送到指定的存儲單元或外設端口中。指定的存儲單元或外設端口中。 計算并形成訪問存儲器的計算并形成訪問存儲器的20位物理地址。位物理地址。 總線接口部件（總線接口部件（BIU）內部設有四個段寄存器（代碼）內部設有四個段寄存器（代碼段寄存器段寄存器CS、數據段寄存器、數據段寄存器DS、堆棧段寄存器、堆棧段寄存器SS和附加和附加段寄存器段寄存器ES）、）、20位地址加法器、一個指令隊列緩沖器、位地址加法器、一個指令隊列緩沖器、一個一個16位的指令指針寄存器位的指令

5、指針寄存器IP和總線控制電路。和總線控制電路。 （1）段寄存器和地址加法器。）段寄存器和地址加法器。 地址加法器和段寄存器實現存儲器邏輯地址到地址加法器和段寄存器實現存儲器邏輯地址到20位位物理地址的轉換。邏輯地址由物理地址的轉換。邏輯地址由16位段基址（段寄存器給出）位段基址（段寄存器給出）與與16位段內偏移地址（指令給出）兩部分組成。轉換方法位段內偏移地址（指令給出）兩部分組成。轉換方法為段基址左移為段基址左移4位加上偏移地址，形成位加上偏移地址，形成20位物理地址。位物理地址。 （2）指令隊列緩沖器。）指令隊列緩沖器。 8086的指令隊列為的指令隊列為6字節（字節（8088為為4字節），

6、當執行部字節），當執行部件（件（EU）正在執行指令且不需要占用總線時，總線接口部）正在執行指令且不需要占用總線時，總線接口部件（件（BIU）會自動預取下一條或幾條指令操作，將所取得的）會自動預取下一條或幾條指令操作，將所取得的指令按先后順序存入指令隊列緩沖器中排隊，然后再由執行指令按先后順序存入指令隊列緩沖器中排隊，然后再由執行部件（部件（EU）按順序執行。）按順序執行。 （3）指令指針寄存器）指令指針寄存器IP。 指令指針寄存器指令指針寄存器IP（Instruction Point）總是存放）總是存放EU要要執行的下一條指令的偏移地址。該寄存器不提供給用戶使用。執行的下一條指令的偏移地址。該

7、寄存器不提供給用戶使用。 （4）總線控制電路與內部暫存寄存器。）總線控制電路與內部暫存寄存器。 2執行部件執行部件 執行部件的功能是從總線接口單元的指令隊列中取出執行部件的功能是從總線接口單元的指令隊列中取出指令代碼并執行。具體過程如下指令代碼并執行。具體過程如下: （1）從）從BIU的指令隊列中取出指令，由控制器單元內部的指的指令隊列中取出指令，由控制器單元內部的指令譯碼器進行譯碼，同時將譯碼信息發給各部件并發出相應令譯碼器進行譯碼，同時將譯碼信息發給各部件并發出相應的控制信號。的控制信號。 （2）對操作數進行算術或邏輯運算，并將運算結果的特征）對操作數進行算術或邏輯運算，并將運算結果的特征

8、狀態保存到標志寄存器中。狀態保存到標志寄存器中。 （3）控制）控制BIU與存儲器或與存儲器或I/O端口進行數據變換，并提供訪端口進行數據變換，并提供訪問存儲器和問存儲器和I/O端口的有效地址。端口的有效地址。 EU各組成部分的功能如下各組成部分的功能如下: （1）算術邏輯單元）算術邏輯單元ALU。ALU可用于進行算術邏輯運算，可用于進行算術邏輯運算，也可按照指令的尋址方式算出尋址單元也可按照指令的尋址方式算出尋址單元16位偏移量。位偏移量。 （2）標志寄存器）標志寄存器FLAGS。它用來反映。它用來反映CPU最后一次運算結最后一次運算結果的狀態特征或存放控制標志。果的狀態特征或存放控制標志。

9、（3）數據暫存寄存器。它協助）數據暫存寄存器。它協助ALU完成運算，暫時存放參完成運算，暫時存放參加運算的數據。加運算的數據。 （4）通用寄存器組。它包括）通用寄存器組。它包括4個個16位寄存器（位寄存器（AX、BX、CX、DX）、兩個）、兩個16位地址指針（位地址指針（SP、BP）、兩個變址寄存器）、兩個變址寄存器（SI、DI）。）。 （5）EU控制電路。它是控制定時與狀態的邏輯電路，接收控制電路。它是控制定時與狀態的邏輯電路，接收從從BIU中的指令隊列取來的指令，經過指令譯碼形成各種定中的指令隊列取來的指令，經過指令譯碼形成各種定時控制信號，對時控制信號，對EU各部件實現特定的定時操作。各

10、部件實現特定的定時操作。 CPU（BIU與與EU）的工作過程如下）的工作過程如下: 首先，首先，EU向向BIU提出總線申請，提出總線申請，BIU響應請求，將第響應請求，將第一條指令經指令隊列緩沖器后直接送至一條指令經指令隊列緩沖器后直接送至EU執行，執行，EU將該指將該指令譯碼，發出相應的控制信息。數據在令譯碼，發出相應的控制信息。數據在ALU中進行運算，中進行運算，運算結果保留在標志寄存器運算結果保留在標志寄存器FLAGS中，當中，當EU從指令隊列中從指令隊列中取走指令，指令隊列中出現空字節時，取走指令，指令隊列中出現空字節時，BIU即從內存中取出即從內存中取出后續的指令代碼放入隊列中；當后

11、續的指令代碼放入隊列中；當EU需要數據時，需要數據時，BIU根據根據EU給出的地址，從指定的內存單元或外設中取數據供給出的地址，從指定的內存單元或外設中取數據供EU使使用；當運算結束時，用；當運算結束時，BIU將運算結果送入指定的內存單元或將運算結果送入指定的內存單元或外設。當隊列空時，外設。當隊列空時，EU就等待，直到有指令為止。若就等待，直到有指令為止。若BIU正在取指令，正在取指令，EU發出訪問總線請求時，則必須等發出訪問總線請求時，則必須等BIU取指取指令完畢后請求才能得到響應，一般情況下，程序順序進行，令完畢后請求才能得到響應，一般情況下，程序順序進行，當遇到跳轉指令時，當遇到跳轉指

12、令時，BIU使指令隊列復位，從新地址取出指使指令隊列復位，從新地址取出指令，并立即傳給令，并立即傳給EU去執行。去執行。 8086/8088內部有內部有14個個16位寄存器。按功能可分為三類：位寄存器。按功能可分為三類：第一類是通用寄存器（第一類是通用寄存器（8個），第二類是段寄存器（個），第二類是段寄存器（4個），個），第三類是控制寄存器（第三類是控制寄存器（2個）。個）。 通用寄存器可分為兩組：數通用寄存器可分為兩組：數據寄存器、地址指針和變址寄存器。據寄存器、地址指針和變址寄存器。 1）數據寄存器）數據寄存器 數據寄存器包括數據寄存器包括AX、BX、CX和和DX 4個個16位的寄存器，位

13、的寄存器，它們中的每一個又可根據需要將高它們中的每一個又可根據需要將高8位和低位和低8位當作兩個獨立位當作兩個獨立的的8位寄存器使用。位寄存器使用。16位寄存器主要用于存放位寄存器主要用于存放CPU的常用數的常用數據，也可用來存放地址。據，也可用來存放地址。 2）地址指針和變址寄存器）地址指針和變址寄存器 地址指針和變址寄存器包括地址指針和變址寄存器包括SP、BP、SI和和DI。設置地。設置地址指針和變址寄存器的目的。地址指針和變址寄存器功能。址指針和變址寄存器的目的。地址指針和變址寄存器功能。 2段寄存器段寄存器 CS（Code Segment）稱為代碼段寄存器，）稱為代碼段寄存器，SS（S

14、tack Segment）稱為堆棧段寄存器，）稱為堆棧段寄存器，DS（Data Segment）稱為數）稱為數據段寄存器，據段寄存器，ES（Extra Segment）稱為附加段寄存器，段）稱為附加段寄存器，段寄存器用于存放段基值。寄存器用于存放段基值。 存儲器分段就是將存儲器分段就是將1MB存儲空間劃分成若干獨立的邏存儲空間劃分成若干獨立的邏輯段，每個邏輯段最多由輯段，每個邏輯段最多由64KB連續單元組成。這里要求每連續單元組成。這里要求每個邏輯段的起始地址必須是被個邏輯段的起始地址必須是被16整除的地址，即整除的地址，即20位段起始位段起始地址的低地址的低4位二進制代碼必須是位二進制代碼必

15、須是0，而把一個段起始地址剩下，而把一個段起始地址剩下的高的高16位稱為該段的段基值，并存放在段寄存器中。存儲器位稱為該段的段基值，并存放在段寄存器中。存儲器地址空間被劃分成若干個邏輯段后，每個存儲單元的邏輯地地址空間被劃分成若干個邏輯段后，每個存儲單元的邏輯地址由兩部分組成：段基值和偏移量（偏移地址或有效地址）。址由兩部分組成：段基值和偏移量（偏移地址或有效地址）。 在在8086/8088系列微機中，每個存儲單元都有兩種地址，系列微機中，每個存儲單元都有兩種地址，物理地址（物理地址（Physical Address）和邏輯地址（）和邏輯地址（Logical Address），在），在1MB存

16、儲空間中，每個存儲單元都有唯一的存儲空間中，每個存儲單元都有唯一的20位物理地址，把程序設計中使用的地址稱為邏輯地址。位物理地址，把程序設計中使用的地址稱為邏輯地址。 在程序設計中，使用邏輯地址不是物理地址，這樣做在程序設計中，使用邏輯地址不是物理地址，這樣做不僅有利于程序的開始，而且對存儲器的動態管理非常有利。不僅有利于程序的開始，而且對存儲器的動態管理非常有利。由邏輯地址計算物理地址的方法為：把段基值乘以由邏輯地址計算物理地址的方法為：把段基值乘以16（左移（左移4位，低位補位，低位補0），再加上偏移地址，就形成了物理地址。公），再加上偏移地址，就形成了物理地址。公式如下式如下: 物理地址

17、物理地址=段基值段基值10H+偏移量偏移量 8086/8088 CPU訪問存儲器時對物理地址的計算是在總訪問存儲器時對物理地址的計算是在總線接口單元（線接口單元（BIU）中由地址加法器來完成的。）中由地址加法器來完成的。 3控制寄存器控制寄存器 1）指令指針）指令指針IP IP用于控制程序中指令的執行順序，正常運行時，用于控制程序中指令的執行順序，正常運行時，IP中含有中含有BIU要取的下一條指令的偏移地址。一般情況下，每要取的下一條指令的偏移地址。一般情況下，每取一次指令代碼，取一次指令代碼，IP就會自動加就會自動加1，從而保證指令的順序執，從而保證指令的順序執行。行。IP實際上是指令機器碼

18、存放單元的地址指針，實際上是指令機器碼存放單元的地址指針，IP的內容的內容可以被轉移類指令強迫改寫。當需要改變程序的執行順序時，可以被轉移類指令強迫改寫。當需要改變程序的執行順序時，只要改寫只要改寫IP的內容就可以了。應當注意，編制的程序不能直的內容就可以了。應當注意，編制的程序不能直接訪問接訪問IP，不能取，不能取IP的值或給的值或給IP設定值。設定值。 2）標志寄存器）標志寄存器FLAGS FLAGS是一個是一個16位寄存器，位寄存器，8086/8088 CPU只用了其中只用了其中的的9位，這位，這9位包括位包括6個狀態標志和個狀態標志和3個控制標志。個控制標志。 狀態標志中用狀態標志中用

19、6位來反映位來反映EU執行算術或邏輯運算以后的執行算術或邏輯運算以后的結果特征。這結果特征。這6位都是邏輯值，判斷結果為邏輯真時，其值位都是邏輯值，判斷結果為邏輯真時，其值為為1；判斷結果為邏輯假時，其值為；判斷結果為邏輯假時，其值為0。 （1）進位標志）進位標志CF（Carry Flag）。）。 （2）奇偶標志）奇偶標志PF（Parity Flag）。）。 （3）輔助進位標志）輔助進位標志AF（Auxiliary Flag）。）。 （4）零標志）零標志ZF（Zero Flag）。）。 （5）符號標志）符號標志SF（Sign Flag）。）。 （6）溢出標志）溢出標志OF（Over Flow

20、Flag）。）。 控制標志是一種用于控制控制標志是一種用于控制CPU工作方式或工作狀態的工作方式或工作狀態的標志，控制標志設置后便對其后面的操作產生控制作用?？貥酥?，控制標志設置后便對其后面的操作產生控制作用。控制標志具有制標志具有3個，分別是跟蹤標志個，分別是跟蹤標志TF、中斷允許標志、中斷允許標志IF、方、方向標志向標志DF。 （1）跟蹤標志）跟蹤標志TF（Trap Flag）。）。TF=1表示表示CPU按跟蹤方式按跟蹤方式執行指令。執行指令。 （2）中斷允許標志）中斷允許標志IF（Interrupt Flag）。）。IF=1表示打開可表示打開可屏蔽中斷，此時屏蔽中斷，此時CPU可以響應可

21、屏蔽中斷請求；可以響應可屏蔽中斷請求；IF=0表示表示關閉可屏蔽中斷，此時關閉可屏蔽中斷，此時CPU不響應可屏蔽中斷請求。不響應可屏蔽中斷請求。 （3）方向標志）方向標志DF（Direction Flag）。）。DF=1表示串操作過程表示串操作過程中地址會遞減；中地址會遞減；DF=0表示串操作過程中地址會遞增。表示串操作過程中地址會遞增。 8086/8088 CPU具有具有40個引腳，采用雙列直插式封裝形個引腳，采用雙列直插式封裝形式。為了減少芯片引腳的數目，式。為了減少芯片引腳的數目，8086/8088 CPU采用了分時采用了分時復用的地址復用的地址/數據總線。正是由于使用這種分時復用的方法

22、數據總線。正是由于使用這種分時復用的方法才使得才使得8086/8088 CPU可用可用40個引腳實現個引腳實現20位地址、位地址、16位數位數據及許多控制信號和狀態信號的傳輸。據及許多控制信號和狀態信號的傳輸。 8086/8088 CPU有兩種工作方式：有兩種工作方式： 最小方式指系統中只有最小方式指系統中只有8086/8088一個微處理器。在這一個微處理器。在這種系統中，種系統中，8086/8088 CPU直接產生所有的總線控制信號，直接產生所有的總線控制信號，系統所需的外加總線控制邏輯部件最少。系統所需的外加總線控制邏輯部件最少。 最大方式指系統中含有兩個或多個微處理器，其中一最大方式指系

23、統中含有兩個或多個微處理器，其中一個為主處理器個為主處理器8086/8088 CPU，其他的稱為協處理器，它們，其他的稱為協處理器，它們是協同主處理器來工作的。和是協同主處理器來工作的。和8086/8088相配的協處理器有相配的協處理器有兩個：一個是專用數值運算的協處理器兩個：一個是專用數值運算的協處理器8087，系統中有了此，系統中有了此協處理器后會大幅度提高系統數值的運算速度。另一個是專協處理器后會大幅度提高系統數值的運算速度。另一個是專用于輸入用于輸入/輸出操作的協處理器輸出操作的協處理器8089，系統中加入，系統中加入8089后會后會提高主處理器的效率，大大減少輸入提高主處理器的效率，

24、大大減少輸入/輸出操作占用主處理輸出操作占用主處理器的時間。在最大模式下工作時，控制信號是通過器的時間。在最大模式下工作時，控制信號是通過8288總線總線控制器提供的。控制器提供的。u80386的內部結構的內部結構u80386的寄存器的寄存器u80386的工作方式的工作方式u80386的存儲器管理的存儲器管理圖圖2-8 80386的邏輯結構的邏輯結構 80386共有共有34個寄存器，按功能可分為個寄存器，按功能可分為7類：通用類：通用寄存器、段寄存器、指令指針和標志寄存器、控制寄寄存器、段寄存器、指令指針和標志寄存器、控制寄存器、系統地址寄存器、調試寄存器和測試寄存器。存器、系統地址寄存器、調

25、試寄存器和測試寄存器。 1通用寄存器通用寄存器 2段寄存器段寄存器 3系統地址寄存器系統地址寄存器 4指令指針和標志寄存器指令指針和標志寄存器 5控制寄存器控制寄存器 6調試寄存器調試寄存器 7測試寄存器測試寄存器 1實地址方式實地址方式 80386在加電或復位初始化時進入實地址方式，這是在加電或復位初始化時進入實地址方式，這是一種為建立保護方式做準備的方式。它與一種為建立保護方式做準備的方式。它與8086相同，由相同，由16位段選擇子左移位段選擇子左移4位與位與16位偏移地址相加得到位偏移地址相加得到20位物理位物理地址，可尋址地址，可尋址1MB的存儲空間。這時段的基地址在的存儲空間。這時段

26、的基地址在4GB物理存儲空間的第一個物理存儲空間的第一個1MB內。內。 2保護虛擬地址方式保護虛擬地址方式 80386的保護虛擬地址方式是其最常用的方式，一般的保護虛擬地址方式是其最常用的方式，一般開機或復位后，先進入實地址方式完成初始化，然后立開機或復位后，先進入實地址方式完成初始化，然后立即轉入保護虛擬地址方式，也只有在保護虛擬地址方式即轉入保護虛擬地址方式，也只有在保護虛擬地址方式下，下，80386才能充分發揮其強大的功能。才能充分發揮其強大的功能。 80386在保護虛擬地址方式下，存儲器用虛擬地址空在保護虛擬地址方式下，存儲器用虛擬地址空間、線性地址空間和物理地址空間三種方式來描述，可

27、間、線性地址空間和物理地址空間三種方式來描述，可提供提供4GB實地址空間，而虛擬地址空間可以高達實地址空間，而虛擬地址空間可以高達64TB。在保護虛擬地址方式下，在保護虛擬地址方式下，80386支持存儲器的段頁式結構，支持存儲器的段頁式結構，提供兩級存儲管理。提供兩級存儲管理。 3虛擬虛擬8086方式方式 虛擬虛擬8086方式又稱為方式又稱為V86方式。方式。80386把標志寄存器把標志寄存器中的中的VM標志位置標志位置1，即進入，即進入V86方式，執行一個方式，執行一個8086程序程序把把VM復位，即退出復位，即退出V86方式而進入保護方式，執行保護方式而進入保護方式，執行保護方式的方式的8

28、0386程序。程序。 80386在保護虛擬地址方式下，采用分段、分頁兩級在保護虛擬地址方式下，采用分段、分頁兩級綜合的存儲管理，用分段管理組織其邏輯地址空間的結綜合的存儲管理，用分段管理組織其邏輯地址空間的結構，用分頁管理來管理其物理存儲。構，用分頁管理來管理其物理存儲。80386的分段部件把的分段部件把程序的邏輯地址變換為線性地址，進而由分頁部件變換程序的邏輯地址變換為線性地址，進而由分頁部件變換為物理地址。這種段管理基礎上的分頁管理是為物理地址。這種段管理基礎上的分頁管理是80386所支所支持的最全面、功能最強的一種存儲管理方式。由于微處持的最全面、功能最強的一種存儲管理方式。由于微處理器

29、內還設置高速緩沖存儲器（理器內還設置高速緩沖存儲器（Cache）和其他功能部件，）和其他功能部件，使得這種兩級地址轉換的速度很快。使得這種兩級地址轉換的速度很快。 1分段管理分段管理 80386的段描述符為的段描述符為8字節，段基地址擴大到字節，段基地址擴大到32位，位，段限值擴大到段限值擴大到1MB，增添了，增添了4位語義控制字段。位語義控制字段。80386的的段描述符格式如圖段描述符格式如圖2-9所示。所示。 分段存儲管理就是要根據邏輯地址提供的段選擇符分段存儲管理就是要根據邏輯地址提供的段選擇符和偏移量，通過段選擇符從描述符表中找到相應的描述和偏移量，通過段選擇符從描述符表中找到相應的描

30、述符，從描述符符，從描述符 中中取得段的取得段的32位基地址，加位基地址，加上邏輯地址提上邏輯地址提供的供的32位偏移位偏移量，形成量，形成32位位線性地址。分線性地址。分段存儲管理的段存儲管理的地址轉換過程地址轉換過程如圖如圖2-10所示。所示。 2分頁管理分頁管理 80386的物理存儲器組織成若干個頁面，一般每個頁的物理存儲器組織成若干個頁面，一般每個頁面為面為4KB。 80386分頁采用了頁目錄表、頁表兩級頁變換機制，分頁采用了頁目錄表、頁表兩級頁變換機制，低一級的頁表是頁的映像，由若干頁描述符組成，每一低一級的頁表是頁的映像，由若干頁描述符組成，每一個頁描述符指示一個物理頁面；高一級的

31、頁目錄表是頁個頁描述符指示一個物理頁面；高一級的頁目錄表是頁表的映像，由若干頁目錄描述符組成，每一個頁目錄描表的映像，由若干頁目錄描述符組成，每一個頁目錄描述符指示著不同的頁表，由述符指示著不同的頁表，由80386的頁目錄基地址寄存器的頁目錄基地址寄存器CR3指示頁目錄表在存儲器中的位置。指示頁目錄表在存儲器中的位置。80386的頁表和頁的頁表和頁目錄表中最多可分別包含目錄表中最多可分別包含210個頁描述符和頁目錄描述符，個頁描述符和頁目錄描述符，每個描述符均由每個描述符均由4字節（字節（32位）組成，其格式也基本相同。位）組成，其格式也基本相同。 80386的頁面和頁表均起始于存儲空間的的頁

32、面和頁表均起始于存儲空間的4KB界上，界上，因此頁面地址和頁表地址的低因此頁面地址和頁表地址的低12位全為位全為0。在。在80386分頁分頁系統中，由系統中，由CR3給出頁目標表的基地址，利用給出頁目標表的基地址，利用32位線性位線性地址的高地址的高10位在頁目錄表的位在頁目錄表的1 024個頁目錄描述符中選定個頁目錄描述符中選定1個，從而獲得對應頁表的基地址；利用線性地址的中間個，從而獲得對應頁表的基地址；利用線性地址的中間10位，在對應頁表的位，在對應頁表的1 024個頁描述符中選定個頁描述符中選定1個，得到頁個，得到頁面地址；利用線性地址的低面地址；利用線性地址的低12位可在指定頁面的位

33、可在指定頁面的4KB中中選中一個物理存儲單元，實現從線性地址到物理地址的選中一個物理存儲單元，實現從線性地址到物理地址的轉換。這種地址轉換是標準的二級查表機制。轉換。這種地址轉換是標準的二級查表機制。 在這個分頁系統中，通過頁目錄表可尋址多達在這個分頁系統中，通過頁目錄表可尋址多達1K個個頁表，每個頁表可尋址多達頁表，每個頁表可尋址多達1K個頁面，因此可尋址個頁面，因此可尋址1M個個頁面，而一個頁面有頁面，而一個頁面有4KB，即可尋址，即可尋址80386的整個物理空的整個物理空間間4GB。圖圖2-11 80386的分頁機制的分頁機制 3高速緩沖存儲管理高速緩沖存儲管理 為了加快段內地址的轉換速

34、度，在為了加快段內地址的轉換速度，在80386芯片上有高芯片上有高速緩沖存儲器（速緩沖存儲器（Cache），可把當前段描述符存入），可把當前段描述符存入Cache中，在以后進行的地址轉換中就不用再訪問描述符表，中，在以后進行的地址轉換中就不用再訪問描述符表，而只與而只與Cache打交道，這樣就大大提高了地址轉換的速度。打交道，這樣就大大提高了地址轉換的速度。 分頁系統也支持分頁系統也支持Cache，把最新、最常用的頁表項目，把最新、最常用的頁表項目自動保存在稱為轉換后備高速緩存（自動保存在稱為轉換后備高速緩存（TLB）中。）中。TLB共共可保存可保存32個頁表信息，個頁表信息，32個頁與對應頁

35、的個頁與對應頁的4KB相聯系，相聯系，從而覆蓋了從而覆蓋了128KB的存儲器空間。對一般的多任務系統的存儲器空間。對一般的多任務系統來說，來說，TLB具有大約具有大約98%的命中率，也就是說在處理器的命中率，也就是說在處理器訪問存儲器過程中，只有訪問存儲器過程中，只有2%必須訪問兩級分頁機構，所必須訪問兩級分頁機構，所以加快了地址轉換的速度。以加快了地址轉換的速度。uPentium微處理器微處理器uPentium微處理器的技術特點微處理器的技術特點uPentium微處理器的發展微處理器的發展u多核微處理器多核微處理器 1993年年3月，月，Intel公司推出了新一代名為公司推出了新一代名為Pe

36、ntium（奔騰，即（奔騰，即P5）的微處理器。它擁有）的微處理器。它擁有32位寄存器、位寄存器、64位位數據總線和數據總線和32位地址總線、高性能浮點處理部件和多媒位地址總線、高性能浮點處理部件和多媒體處理體處理MMX部件。采用部件。采用0.80 制造工藝，支持制造工藝，支持60和和66MHz前端總線速度（前端總線速度（FSB），安全工作電壓為），安全工作電壓為5V。Pentium處處理器采用全新的設計，與理器采用全新的設計，與80486相比內部結構也作了很大相比內部結構也作了很大改進，但是依然保持了和改進，但是依然保持了和80 x86系列的二進制兼容性，在系列的二進制兼容性，在相同的工作模

37、式上可以執行所有的相同的工作模式上可以執行所有的80 x86程序。片內存儲程序。片內存儲管理單元（管理單元（MMU）也與）也與80386和和80486兼容，可以在實地兼容，可以在實地址模式引導下轉入保護模式和虛擬址模式引導下轉入保護模式和虛擬86模式，其指令集包模式，其指令集包括了括了80486的所有指令，并增加了新的指令。的所有指令，并增加了新的指令。 除了具有與除了具有與80 x86系列微處理器完全兼容的特點以外，系列微處理器完全兼容的特點以外，在在CPU的結構體系上，還有如下一些新的特點的結構體系上，還有如下一些新的特點: （1）Pentium的片內高速緩存采用了分離式結構。的片內高速緩存采用了分離