1、1 無錫職業技術學院內部資料集成鎖相環頻率合成器集成鎖相環頻率合成器2 1. MC145152簡介簡介（1）內部框圖）內部框圖雙模前置分頻器外接 MC RfNf 0DA 參 考振 蕩 器R分頻器(12位)模式控制邏 輯N計數器(10位)A計數器(6位)輸入保護緩 沖鑒相器PD 8字節ROM(12位) 0R1R11R0RA1RA2RA 鎖相檢測器DDVSSVfINIOSCOOSC01PDLD02PDABCOSfAf1DA5DA0DN1DN9DNMC145152內部組成框圖內部組成框圖及外部引腳排列圖如圖所及外部引腳排列圖如圖所示，它屬于并行碼輸入鎖示，它屬于并行碼輸入鎖相環頻率合成器，而串行相環

2、頻率合成器，而串行碼輸入鎖相環頻率合成器碼輸入鎖相環頻率合成器有有MC145156等。這里主等。這里主要介紹要介紹MC145152。3 MC0DA0RA1RA2RADDVSSVfINIOSCOOSC01PDMC14515202PD1DA5DA0DN1DN9DNLD3DA4DA2DA8DN7DN6DN5DN4DN3DN2DN28 27 26 25 24 23 22 21 20 19 18 17 16 1512 3 45 6 78910 11 12 13 14外部引腳排列圖（2） MC145152各管腳功能：各管腳功能：ININf f：信號輸：信號輸入。在應用時，入。在應用時，一般來自前置一般來自

3、前置分頻器輸出或分頻器輸出或壓控振蕩器輸壓控振蕩器輸出。出。RARA0 0、RARA1 1和和RARA2 2：參考分頻器分參考分頻器分頻比選擇地址頻比選擇地址輸入。用以控輸入。用以控制制R R計數器的計數器的分頻比和分頻比和f fR R。PDPD0101、PDPD0202和和LDLD：R R、N N計數器輸計數器輸出相位比較信出相位比較信號與鎖相狀態號與鎖相狀態檢測信號，它檢測信號，它們反映鎖相情們反映鎖相情況，通常經低況，通常經低通濾波器去控通濾波器去控制制VCOVCODNDN0 0DNDN9 9：控制：控制N N計數器分頻計數器分頻比的輸入并行比的輸入并行碼。碼。MCMC：雙?？刂疲弘p?？?/p>

4、制信號輸出，一信號輸出，一般接入到雙模般接入到雙模前置分頻器的前置分頻器的控制輸入端控制輸入端DADA0 0DADA5 5：控制：控制A A計數器分頻計數器分頻比的輸入并行比的輸入并行碼碼OSCOSCI I、OSCOSCO O：振蕩或時鐘信振蕩或時鐘信號輸入、輸出號輸入、輸出端，通常作為端，通常作為外接晶體端外接晶體端V VDDDD、V VSSSS：正：正電源與負電源，電源與負電源，通常通常V VSSSS接地接地4 2.MC145152的基本工作原理的基本工作原理 如圖，在如圖，在OSCI和和OSCO兩端兩端接一定頻率的接一定頻率的晶體晶體和適當的和適當的電電容容（或由（或由OSCI加入參考信

5、號）加入參考信號），它們由芯片內的倒相器、電，它們由芯片內的倒相器、電阻構成振蕩電路，產生參考信阻構成振蕩電路，產生參考信號號fOS，輸出到參考分頻器。參，輸出到參考分頻器。參考分頻器的分頻比控制輸入碼考分頻器的分頻比控制輸入碼RA0、RA1和和RA2與分頻比與分頻比R之之間的關系如表所示。間的關系如表所示。 MC RfNf 0DA 參 考振 蕩 器R分頻器(12位)模式控制邏 輯N計數器(10位)A計數器(6位)輸入保護緩 沖鑒相器PD 8字節ROM(12位) 0R1R11R0RA1RA2RA 鎖相檢測器DDVSSVfINIOSCOOSC01PDLD02PDABCOSfAf1DA5DA0DN

6、1DN9DN5 輸入輸入 碼碼RA2 RA1 RA0分分 頻頻 比比R=fOS/fR0 0 080 0 1640 1 01280 1 12561 0 05121 0 110241 1 011601 1 12048表表 RARA0 0、RARA1 1和和RARA2 2與分頻比與分頻比R R之間的關系之間的關系 MC RfNf 0DA 參 考振 蕩 器R分頻器(12位)模式控制邏 輯N計數器(10位)A計數器(6位)輸入保護緩 沖鑒相器PD 8字節ROM(12位) 0R1R11R0RA1RA2RA 鎖相檢測器DDVSSVfINIOSCOOSC01PDLD02PDABCOSfAf1DA5DA0DN1

7、DN9DN6 MC RfNf 0DA 參 考振 蕩 器R分頻器(12位)模式控制邏 輯N計數器(10位)A計數器(6位)輸入保護緩 沖鑒相器PD 8字節ROM(12位) 0R1R11R0RA1RA2RA 鎖相檢測器DDVSSVfINIOSCOOSC01PDLD02PDABCOSfAf1DA5DA0DN1DN9DN 來自壓控振蕩器和雙模前置分來自壓控振蕩器和雙模前置分頻器的頻器的輸入信號輸入信號（INf）同時加）同時加到到A和和N計數器進行計數分頻。計數器進行計數分頻。輸入并行碼輸入并行碼（DA0DA5）、）、 （DN0DN9）通過緩沖電路分）通過緩沖電路分別控制該兩計數器的分頻比，別控制該兩計數器的分頻比，由于分頻比由于分頻比NA，因而，因而A計數計數器先計滿，輸出脈沖（器先計滿，輸出脈沖（C）使雙）使雙?？刂七壿嫃哪？刂七壿嫃腗C=0變為變