1、基于CPLD的行間轉移面陣CCD驅動電路的研究姓名：導師：學號：n課題意義？n主要工作？n結論？n課題意義？n主要工作？n結論？主要工作主要工作nIT型面陣面陣CCDCCD ？驅動脈沖特點驅動脈沖特點？的研究與實現(xiàn)？nIT型面陣面陣CCDCCD電源的特點電源的特點？與實現(xiàn)？n面陣CCD驅動程序設計驅動程序設計？與仿真？n驅動硬件電路硬件電路？的設計的設計？n驅動印刷電路板印刷電路板？的設計的設計返回返回主要工作主要工作課題的意義n當前面陣CCD應用廣泛，但驅動方面研究集中于時序方面，整體驅動系統(tǒng)的研究驅動系統(tǒng)的研究（軟件+硬件）不完整也不全面。nCPLD的高速以及并行性nVHDL語言的通用性和

2、可靠性n電路的可擴展性n有效的控制了產(chǎn)品開發(fā)的成本，而且極大的提高了提高了同類型產(chǎn)品開發(fā)的效率產(chǎn)品開發(fā)的效率。 返回行間轉移面陣CCD（ICX098AK）水平驅動：兩路時序 H1/H2；垂直驅動：四路脈沖 V1/V3/V2A/V2BCPLD輸出的V2a與V2b分別與XSG1及XSG2（均為二值時序）合成成為二值時序）合成成為V2A和V2B（三電平脈沖三電平脈沖）還需要CCD輸出 “采樣/保持”以及“模數(shù)轉換”芯片的控制時序?？倳r序數(shù)為總時序數(shù)為22路。路。返回前期時序的實現(xiàn)（VHDL編程）n使用唯一唯一的系統(tǒng)時鐘，在其基礎上進行同步的設計n采用多進程多進程（Process）并行工作并行工作n在

3、程序運行時需要的所有中間變量以及傳值參數(shù)均使用信號參數(shù)信號參數(shù)（Signal）n通過單一系統(tǒng)時鐘單一系統(tǒng)時鐘的分頻、計數(shù)與組合輸出所有需要的驅動時序n重要經(jīng)驗n-Counter780:780*6-1n process(MCK6)n beginn if(MCK6event and MCK6=1)thenn if(Co1=1001001000111)thenn Co1=0000000000000;LineFlag=1;n else Co1=Co1+1;LineFlag=0;n end if;n end if;nend process;n水平轉移時序進程：n-H1 and H2:44116(*3)n

4、 process(MCK6)n beginn if(MCK6event and MCK6=1)thenn if(Co10000100001000)thenn H1_temp=1;n elsif(Co10001010111000)thenn H1_temp=0;n else H1_temp=1;n end if;n end if;nend process;nH1=H1_temp and CP_temp;nH2=not(H1_temp and CP_temp);返回n延時方面延時方面 n仿真中，計數(shù)器的延時相當于一個門 。n與（and）、或 （or）、異或（xor）對應的延時是相同的，而not（非

5、）不會產(chǎn)生延遲。 n對信號無論幾次做邏輯運算（求與、求或、求非）， 除了not，都只相當于一個門的延遲。 n程序方面程序方面 n編程中應盡量減少變量的使用 。使用變量，無法對設計的運行情況有效驗證。n算法方面算法方面 n奇數(shù)分頻與半整數(shù)分頻在程序編寫中積累的部分經(jīng)驗在程序編寫中積累的部分經(jīng)驗 返回返回PrevNext芯片說明要求的時序 編程實現(xiàn)的編程實現(xiàn)的22路時序（路時序（1）圖3.4.1仿真幀視圖 返回NextPrev編程實現(xiàn)的22路時序（2）圖3.4.3仿真行視圖返回NextPrev編程實現(xiàn)的22路時序（3）圖3.4.4單行仿真時序圖返回NextPrev編程實現(xiàn)的22路時序（4）圖3.4

6、.5單行仿真時序圖返回NextPrev驅動電路系統(tǒng)面陣CCD驅動脈沖的特點：1.垂直脈沖為三值脈沖(+15V,0V,-8.5V)，需將CPLD輸出二值時序進行合成。2.其他驅動脈沖部分0-5V；部分0-3.3V 故而需要電平轉換（低壓差線性轉換）3. +15V上電需早于上電需早于-8.5V。4.需要CPLD開漏設置。返回n驅動脈沖產(chǎn)生電路？n上電順序管理電路？n電平轉換電路 ？n外圍支持電路？n輸出信號預處理電路？ n輸出端口 ？系統(tǒng)模塊構成系統(tǒng)模塊構成返回三值電平生成方案n1.n2.使用集成驅動脈沖合成器返回脈沖合成電路返回上電控制方案n1.n2.使用MAX68534063升壓電路34063

7、升壓電路CTRL_1CTRL_25V5V15V-8.5V15V-8.5V返回上電控制電路返回MAX685電路參數(shù)電路參數(shù) n由R4和R3構成的分壓器確定著反向輸出電壓的壓值。，應盡量使R4和R2的值接近100K。 （1）n由R1和R2構成的分壓器確定著正向輸出電壓的壓值 （2）返回電平轉換電路左圖左圖-可調電源電路可調電源電路 使用集成運放實現(xiàn)內外電路的阻抗隔離。通過滑動變阻器調節(jié)輸出電壓壓值。 CPLD的電源選擇電路（右的電源選擇電路（右圖）圖）由于EPM7128具有多電壓接口，為實現(xiàn)CPLD的雙電壓輸出選擇，設計了為VCCIO輸入兩種電壓的跳線供用戶選擇。 返回CPLD下載電路，系統(tǒng)時鐘下

8、載電路，系統(tǒng)時鐘 返回輸出信號預處理電路輸出信號預處理電路 返回試驗接口 返回JTAG下載電路PCB返回JTAG下載器PCB返回系統(tǒng)模塊分布及構成？返回PCB制成型的驅動電路PCB 返回結論n（1）針對面陣針對面陣CCD驅動時序的要求，設計完成了驅動時序的要求，設計完成了ICX098AK芯片的基于VHDL的驅動程序驅動程序。并使用軟件進行了仿真，仿真結果和要求完全吻合。n（2）針對面陣針對面陣CCD工作時序特征工作時序特征，設計了設計了以EPM7128SLC84-5和CXD1267AN共同構成的驅動脈沖產(chǎn)生電路驅動脈沖產(chǎn)生電路。 使得CPLD的二電平驅動時序轉化為+15V/0V/-8.5V的三

9、電平面陣CCD驅動脈沖。n（3）針對面陣針對面陣CCD上電的特殊性上電的特殊性，設計了設計了以MAX685為核心的可擴充功能的上電順序管理電路上電順序管理電路。n（4）針對系統(tǒng)單電平工作的可能性針對系統(tǒng)單電平工作的可能性，設計了設計了以MAX687為主要芯片的低壓差線性穩(wěn)壓及電平轉換電路低壓差線性穩(wěn)壓及電平轉換電路。n（5）設計了設計了JTAG下載電纜及其對應的下載電纜及其對應的CPLD編程接口編程接口。n通過以上設計構成了一個完整的面陣設計構成了一個完整的面陣CCD驅動電路系統(tǒng)驅動電路系統(tǒng)。在電路設計完成后又進行了對應PCB印刷電路板的設計印刷電路板的設計，完成了PCB板的布局，布線等工作并制成實際的雙層電路板。 返回n綜上，本文通過對面陣CCD驅動電路系統(tǒng)的軟件和硬件的綜合設計，完成了基于EP