1、數字電路復習提綱數字電路復習提綱2016.06第一章 邏輯代數基礎l 數制：二、十、八、十六進制，相互轉換，編碼：循環碼，8421BCD碼例：33=100001B=41O=21H=（00110011）8421BCDl 三種基本邏輯關系，常用邏輯關系，注意：含義、運算規律；異或與同或，真值表的含義l 公式和定理：注意A+BC=（A+B）（A+C）和摩根定理l 等式三規則：代入、反演、對偶l 常用公式：注意適用范圍，用代入規則擴展l 異或運算的特殊公式P15*l 邏輯函數化簡概念：最小項、標準與或式、最小項編號、最簡與或式要求l 公式法化簡：吸收、并項、消去、配項l 圖形法化簡：l 帶約束函數化簡

2、：約束概念和表示方法，約束項在公式法和圖形法中處理方法l 邏輯關系表示方法及相互轉換第一章重點：各種邏輯關系運算特點、邏輯函數的兩種化簡方法第二章 門電路l TTL集成門電路的定性分析方法，l TTL集成門電路的外部特性：輸入負載特性（開門電平、關門電平），輸出特性（拉電流和灌電流）、電壓傳輸特性（主要參數：）l TTL三態門：控制端的控制原理、高阻的含義及在具體電路中的應用；l 集電極開路門的特性及應用注意事項。第二章重點： TTL集成門電路外部特性及在具體問題中的應用，三態門中高阻含義的理解第三章：組合邏輯電路l 組合邏輯電路的功能和結構特點l 組合電路的分析和設計方法l 半加器和全加器的

3、特點，加法器的構成l 編碼器的特點和優先編碼的含義，相關集成芯片的使用方法*l 譯碼器：二進制譯碼器的特點，139、138芯片l 二-十進制譯碼器*l 顯示譯碼器*l 數據選擇器：輸出函數特點l 用MSI實現組合邏輯電路（掌握實現的思路和方法，并能靈活應用）l 只讀存儲器：n 結構、工作原理、功能特點：存儲器、函數發生器、譯碼和編碼。n 存儲器容量：，擴展方法（字擴展和位擴展）l 競爭冒險的概念、產生原因與消除方法。第三章重點：組合電路分析方法、各集成芯片的掌握和使用方法、譯碼器和數據選擇器的特點、第四章：觸發器l 現態和次態含義的理解l 基本RS觸發器功能特點和時序圖的作法l 同步RS和同步

4、D觸發器l 邊沿D、JK觸發器l 時鐘觸發器的功能分類及其相互轉換第四章重點：各類觸發器的功能特點、結構轉換后的功能特性分析第五章 時序邏輯電路l 時序邏輯電路的結構和功能特點l 時序邏輯電路的分析方法（同步）l 時序電路的設計方法：要求掌握給定狀態轉換圖設計時序邏輯電路，能解決電路的自啟動問題l 計數器概念：計數對象、計數進制l 二進制計數器的特點和級聯規律（同步和異步）l 十進制同步和異步計數器*l 計數器集成芯片的功能特點和使用方法l 掌握用集成計數器實現N進制計數器的方法l 順序脈發生器的構成、脈沖產生方法、計數型順序脈沖發生器、移位型順序脈發生器l 基本寄存器和移位寄存器的特點l 移

5、位寄存器型計數器（環形計數器、扭環形計數器、最大長度移位寄存器型計數器各自的結構和功能特點、解決移位寄存器型計數器自啟動問題的方法、與后續順序脈沖發生器相結合）第五章重點：不同結構特點時序電路的分析方法，同步時序電路的基本設計方法第六章 脈沖產生與整形電路l 矩形脈沖的基本特性參數l 555定時器的結構和工作原理l 施密特觸發器：結構和工作原理、滯回特性l 單穩態觸發器：特點l 多諧振蕩器：結構特點、脈沖產生原理、頻率的計算、占空比可調電路的實現原理、石英晶體的選頻特性。第七章 數模和模數轉換l 數模和模數轉換的引入和意義l D/A轉換的一般原理l A/D轉換的一般步驟：采樣、保持、量化、編碼

6、，l 取樣定理l A/D的基本類型及各自原理考試時間：2016年6月23日 10:0011:30考試地點：25-302浙江師范大學數字電子技術基礎考試卷（20032004學年 第一學期）考試類別 閉卷 使用學生 數理 學院 物理學 專業本科考試時間 150分鐘 出卷時間 2003年12月10日說明：考生應將全部答案都寫在答題紙上，否則作無效處理。一、 填空題 （20分 每空1分）1、(96)10的二進制數是 （1） ，(96)10的8421BCD碼是 （2） 。2、在邏輯代數中最簡與或式的要求是 （3） ， （4） 。3、變量卡諾圖中的幾何相鄰指的是 （5） 、 （6） 、相重三種情形。4、一

7、般來說，在非門輸出低電平時，負載灌電流越大，對飽和越 （7） 利，而負載拉電流越大，對飽和越 （8） 利。5、集電極開路門（OC門）輸出端的 （9） 和 （10） 都是外接的。6、存儲容量為2K×8的ROM，有地址線 （11） 條，有I/O數據線 （12）條。7、JK觸發器的特性方程為 （13） ，與邊沿JK觸發器相比，主從JK觸發器的不足是QM在CP=1期間 （14） 。8、將四位移位寄存器的末級Q3反饋到首級的D0端，則可以構成 （15） ，其計數長度為 （16） 。9、隨機存儲器RAM主要由片選、讀寫控制電路（I/O電路）、 （17） 、（18） 幾部分組成。10、順序脈沖發生

8、器一般由 （19） 、 （20） 兩部分組成。二、選擇題 （10分 每題2分）1、結果應為（ ）。A. 0 B. 1 C. D. 2、有一個二輸入端X1、X2的門電路，當控制端X1=0時，門電路輸出為，當X1=1時，門電路輸出端為X2，則該門電路為（ ）門。A. 與非 B. 或非 C. 異或 D. 同或3、設兩個四位二進制數A3A2A1A0和 B3B2B1B0,問圖示電路完成的功能是（ ）。 A. 兩個四位二進制數相加B. 兩個四位二進制數相減C. 兩個四位二進制數同比較D. 兩個四位二進制數大小比較4、根據如下狀態轉換圖，你認為它是什么類型觸發器？（ ）A D觸發器 B. T觸發器 C. J

9、K觸發器 D. RS觸發器5、n個觸發器構成的扭環形計數器，其計數容量為（ ）。A. 2 n B. n C. 2n D. 2 n-1三、 分析題 （共50分）、1、公式法化簡：（5分）2、卡諾圖化簡：(10分)(1) F=m(0,1,3,5,8,9) 約束條件：AB+AC=0(2) F=m (2,4,6,7,12,15)+ d (0,1,3,8,9,11)3、在下圖中各門電路均為TTL門電路，試寫出各門電路的輸出信號的邏輯表達式，并對應于A、B波形畫出它們的波形。（9分）4、如圖所示由4選1數據選擇器和門電路組成的電路，試寫出輸出信號F的標準與或式F（A,B,C）。（8分）5、同步RS觸發器結

10、構如下圖a所示，請根據圖b給出的CP、R、S的波形，畫出和的波形。（6分）6、邏輯電路如下圖所示，試分析其邏輯功能。若X端輸入的串行碼序列為5D36H,問Y端輸出的序列 H是什么？（12分）四、 設計題 （共20分）1、試用3線-8線譯碼器74LS138和與非門實現下圖（a）中的邏輯函數F1、F2。（A為高位）（12分）2、設計一個同步時序電路，實現如下的要求：（8分） 000 001 011 100 110 111浙江師范大學數字電子技術B考試卷（A）卷（20132014學年 第一學期）考試類別 閉卷 使用學生 數理信息 學院 物理學 專業本科考試時間 120分鐘 出卷時間 2013年12月

11、1日說明：考生應將全部答案都寫在答題紙上，否則作無效處理。一、 選擇題(共20分,每題2分)1. 有一個二輸入端X1、X2的門電路，當控制端X1=0時，門電路輸出為，當X1=1時，門電路輸出端為X2，則該門電路為（ ）門。A. 與非 B. 或非 C. 異或 D. 同或2. 某函數F的卡諾圖如下圖所示，則該函數F化簡后為：（ ）。A B. C. 1 D. 任意態3. 將帶有二輸入端A、B的TTL與非門用作反相器（）時，則多余輸入端B所作的以下處理方式中錯誤的是（ ）。A接高電平 B. 與A端相連C接地 D. 懸空4. 在下列電路中不屬于組合邏輯電路的是 （ ）。A. 譯碼器 B. 寄存器 C.

12、全加器 D. 編碼器5. 一個8選1的多路選擇器，輸入地址（控制碼）有3位，則16選1的多路選擇器輸入地址（控制碼）有（ ）。 A. 2位 B. 3位 C. 4位 D. 8位6. 下圖所示的電路中，輸出F的狀態是：（ ）。A. B. C. 1 D. 0 7. 一個4位移位寄存器，現態為0111，經右移1位后其次態為( )A. 0011或1011B. 1101或1110C. 1011或1110D. 0011或11118. 下列器件中具有滯回特性的是（ ）。A. 譯碼器 B. D觸發器 C. 施密特觸發器 D. JK觸發器二、 分析題(50分)2. (10分) 分析下圖所示電路，寫出F的表達式，說

13、明電路功能。3. (10分)觸發器電路如下圖所示，并已知CP的波形，請作出Q的波形圖。4. (8分) 分析下圖所示時序電路的邏輯功能，寫出電路的驅動方程和輸出方程，畫出電路的狀態轉換圖和時序圖。 5. (7分) 分析如圖所示電路是幾進制計數器，能否自啟動？畫出狀態轉移圖。74LS138四、設計題 （共20分）1. (10分) 在舉重比賽中，有甲、乙、丙三位裁判，其中甲為主裁判，當兩位或兩位以上裁判（其中必須包括甲裁判在內）認為運動員上舉合格，才可發出合格信號，試用3線-8線譯碼器74LS138和與非門設計上述要求的組合邏輯電路。3線-8線譯碼器74LS138功能表輸入輸出S1A2 A1 A00

14、×× × ×1 1 1 1 1 1 1 1×1× × ×1 1 1 1 1 1 1 1100 0 00 1 1 1 1 1 1 1100 0 11 0 1 1 1 1 1 1100 1 01 1 0 1 1 1 1 1100 1 11 1 1 0 1 1 1 1101 0 01 1 1 1 0 1 1 1101 0 11 1 1 1 1 0 1 1101 1 01 1 1 1 1 1 0 1101 1 11 1 1 1 1 1 1 0 2. (10分)用十六進制計數器74161和適當的門電路設計一個脈沖序列發生器，使之在一系列CP信號作用下，其輸出端能周期性地輸出00101101的脈沖序列。74161CPEPETD3D2D1D0Q3 Q2 Q1 Q0××0××