鎖存器和觸發器_第1頁
鎖存器和觸發器_第2頁
鎖存器和觸發器_第3頁
鎖存器和觸發器_第4頁
鎖存器和觸發器_第5頁
已閱讀5頁,還剩4頁未讀, 繼續免費閱讀

下載本文檔

版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領

文檔簡介

1、5.2 鎖 存 器 分析圖題5.2.1所示電路的功能,列出功能表。解:由邏輯電路圖,可以得到Q端和端得邏輯表達式根據上面兩式,可以得到該鎖存器的功能表,如表題解所示。5.2.2 用CMOS電路74HCT02或非門構成消除機械開關抖動影響的電路如圖題所示,試畫出在開關S由位置A到B時Q和端的波形。如改用TTL電路74LS02實現,R1、R2取值的大致范圍為多少?整個電路的功耗發生什么變化?解: 如圖題所示,開關接通A點時,Q=0,=1。當開關觸點撥離A點瞬間,由于=1的作用,其抖動不會影響Q=0的狀態。在開關懸空期間,鎖存器保持狀態不變。開關觸點第一次接通B點,就使翻轉為0,Q翻轉為1.此時開關

2、觸點已離開A點,在Q=1的作用下,即使觸點的抖動會使B點電平發生跳動,也不會改變=0的狀態。該過程中的Q和的波形如圖題解(a)所示。如果改用TTL電路74LS02實現,由于其輸入電路如圖題解(b)點畫線框內所示,所以當開關未接通A點時,電源VCC將通過集成電路內部的電阻r1和肖特基二極管D1向電路外接電阻R1注入電流。如果R1阻值過大,在該電阻上產生的壓降有可能超過TTL電路所允許的低電平輸入電壓最大值,從而電路可能發生邏輯混亂??梢粤谐鱿铝胁坏仁?4LS系列電路規定VCC=5V,=0.8V。74LS02中,r1的典型值為20k,肖特基二極管正向導通時的典型壓降=0.4V。將上述參數代入不等式

3、,可得R1。為了降低電路功耗,R1取值不宜過小,一般應大于500。所以R1得取值范圍應為 500R1的取值與R1相同。TTL電路的靜態功耗大于CMOS電路,同時考慮到R1和R2的功耗,用74LS02構成圖題所示的電路,功耗將顯著增大。5.2.5 若圖(a)所示電路的初始狀態為Q=1,E、S、R端的輸入信號如圖題5.2.5所示,試畫出相應Q和端的波形。解:設初態Q=1,按照圖題所示波形,推導出圖5.2.8(a)電路的輸出端Q和的波形如圖題解5.2.5所示。5.3 觸發器的電路結構和工作原理 觸發器的邏輯電路如圖題5.3.1所示,確定其屬于何種電路結構的觸發器并分析工作原理。解:圖題所示電路是由兩

4、個傳輸門控D鎖存器級聯構成的COMS主從D觸發器。其中G1、G2構成主鎖存器,G3、G4構成從鎖存器。、分別為直接置1端和直接置0端,當觸發器處于以下觸發工作狀態時,應將它們置為高電平。(1)當CP=0時,TG1和TG4導通,TG2和TG3斷開。D端信號進入主鎖存器,G1輸出為,并隨D變化。由于TG3斷開、TG4導通,主、從鎖存器相互隔離,從鎖存器構成雙穩態存儲單元,使觸發器輸出維持原來的狀態不變。(2)當CP由0跳變到1后,0,C=1,TG1和TG4斷開,TG2和TG3導通。這時D端與主鎖存器之間的聯系被切斷,TG2的導通使主鎖存器維持在CP上升沿到來前瞬間的狀態。同時由于TG3導通,G1輸

5、出信號送至Q端,得到=D,并在CP=1期間維持不變。(3)當CP由1跳變到0后,則再次重復(1)的過程。 觸發器的邏輯電路如圖題5.3.2所示,確定其應屬于何種電路結構的觸發器。解:圖題所示的電路是由兩個邏輯門控SR鎖存器級聯構成的主從SR觸發器。5.4 觸發器的邏輯功能 上升沿觸發和下降沿觸發的D觸發器邏輯符號及時鐘信號CP()和D的波形如圖題5.4.1所示。分別畫出它們的Q端波形。設觸發器的初始狀態為0。解:設觸發的觸發器輸出波形為Q1,CP觸發的觸發器輸出的波形為Q2,二者波形如圖題解所示。5.4.2 設下降沿觸發的JK觸發器初始狀態為0,、J、K信號如圖題所示,試畫出觸發器Q端的輸出波

6、形。解:Q端的波形如圖題解所示。5.4.3 邏輯電路如圖題所示,試畫出在CP作用下,0、1、2和3的波形。解:由邏輯電路圖和SR觸發器特性方程可列出表達式設初態Q1=Q0=0,列出真值表,如表題解所示。繼而畫出波形圖。如圖題解5.4.4所示。 電路如圖題5.4.5所示,設各觸發器的初態為0,畫出在脈沖作用下Q端的波形。解:由JK觸發器的特性方程,對照圖題各觸發器電路可得:于是,畫出各觸發器Q端的波形,如圖題解所示。邏輯電路如圖題所示,已知和X的波形,試畫出Q1和Q2的波形。觸發器的初始狀態為0。 邏輯電路如圖題5.4.7所示,已知和A的波形,畫出觸發器Q端的波形,設觸發器的初始狀態為0。解:如題所示電路Q端的波形如圖題解5.4.7所示。 兩相脈沖產生電路如圖題5.4.8所示,試畫出在作用下1、2的波形,并說明1和2的時間關系。各觸發器的初始狀態為0。解:由圖題得1、2的邏輯表達式:1=Q2,。、的波形圖如圖題解5.4.8所示。由波形圖可知1超前2一個周期。 邏輯電路和各輸入信號波形如圖題5.4.9所示,畫出兩觸發器Q端的波形。兩觸發器的初始狀態均為0。解:圖題中Q1、Q2的波形圖如題解5.4.9所示。5.4.10 邏輯電路和輸入信號波形如圖題所示,畫出各觸發器Q端的

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業或盈利用途。
  • 5. 人人文庫網僅提供信息存儲空間,僅對用戶上傳內容的表現方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容,請與我們聯系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論