1、FPGA/CPLD應用技術應用技術溫國忠溫國忠 、余菲、曾啟明、余菲、曾啟明晏凱、劉俐晏凱、劉俐全局信號處理方法全局信號處理方法溫國忠溫國忠 副教授副教授 電子郵件：電子郵件： 電話：電話要內容：全局信號的處理原則全局信號的處理原則1幾種要避免的情況幾種要避免的情況21. 時鐘信號時鐘信號2. 復位信號復位信號3. 置位信號置位信號DPRECLKCLR全局信號處理原則全局信號處理原則: :時鐘信號、復位信號、置時鐘信號、復位信號、置位信號不允許存在毛刺，復位信號、置位信位信號不允許存在毛刺，復位信號、置位信號不允許同時有效號不允許同時有效z 時鐘信號、復位信號和置位信

2、號為組合邏輯輸出；時鐘信號、復位信號和置位信號為組合邏輯輸出；z 使用自我清除、自我置位和自我鐘控的寄存器；使用自我清除、自我置位和自我鐘控的寄存器；z 時鐘信號、復位信號和置位信號由外部輸入，輸入時時鐘信號、復位信號和置位信號由外部輸入，輸入時有毛刺；有毛刺；2022-2-12時鐘信號、復位信號和置位信號為組合邏輯輸出時鐘信號、復位信號和置位信號為組合邏輯輸出情況情況1：避免使用門控時鐘：避免使用門控時鐘觸發器的時鐘是由觸發器的時鐘是由clk和和sel相與后的輸出，由于相與后的輸出，由于clk和和sel不是嚴格不是嚴格同步的，則有可能在觸發器的時鐘腳產生毛刺，而在同步的，則有可能在觸發器的時

3、鐘腳產生毛刺，而在FPGA中，觸中，觸發器對時鐘端的毛刺是敏感的，這可能導致觸發器的誤動作發器對時鐘端的毛刺是敏感的，這可能導致觸發器的誤動作2022-2-12時鐘信號、復位信號和置位信號為組合邏輯輸出時鐘信號、復位信號和置位信號為組合邏輯輸出情況情況2：避免使用多級時鐘或多時鐘網絡：避免使用多級時鐘或多時鐘網絡這是一個典型的含有冒險現象的多時鐘的例子，多路選擇器是這是一個典型的含有冒險現象的多時鐘的例子，多路選擇器是clk和和clk的的2分頻，時鐘是有分頻，時鐘是有sel控制的多路選擇器輸出的，在這兩個控制的多路選擇器輸出的，在這兩個時鐘均為時鐘均為1時，當時，當sel線的狀態改變時，存在競

4、爭冒險現象線的狀態改變時，存在競爭冒險現象2022-2-12時鐘信號、復位信號和置位信號為組合邏輯輸出時鐘信號、復位信號和置位信號為組合邏輯輸出情況情況2：改進后的電路：改進后的電路兩個觸發器的時鐘都是兩個觸發器的時鐘都是clk，而將處理后的，而將處理后的sel信號與第二個觸發器信號與第二個觸發器使然端連接，這樣同樣達到了使然端連接，這樣同樣達到了sel信號控制觸發器輸出的目的，但信號控制觸發器輸出的目的，但由于由于clk不會產生毛刺，提高了設計的可靠性不會產生毛刺，提高了設計的可靠性z 對一個設計項目來說，全局時鐘是最簡單和最可預測對一個設計項目來說，全局時鐘是最簡單和最可預測的時鐘，在真正的同步系統情況下，由輸入引腳驅動的時鐘，在真正的同步系統情況下，由輸入引腳驅動的單個主時鐘去鐘控設計項目的每一個觸發器。的單個主時鐘去鐘控設計項目的每一個觸發器。z 幾乎所有的可編程邏輯器件都有專用的時鐘引腳，它幾乎所有的可編程邏輯器件都有專用的時鐘引腳，它的特殊布線方式可以直接連接到器件中的每一個觸發