1、電子技術(shù)基礎(chǔ)（數(shù)字部分）課程理論教學(xué)大綱（四號(hào)黑體）一、課程編碼及課程名稱(chēng)（五號(hào)黑體）課程編碼：（五號(hào)宋體）課程名稱(chēng)：（中英文對(duì)照，五號(hào)宋體）二、學(xué)時(shí)、學(xué)分及適用專(zhuān)業(yè)總學(xué)時(shí)數(shù)：×× 學(xué)分：4。適用專(zhuān)業(yè)：電子信息工程（本科）、通信工程（本科）、教育技術(shù)學(xué)（本科）三、課程教學(xué)目標(biāo)本課程通過(guò)對(duì)常用電子器件、數(shù)字電路及其系統(tǒng)的分析和設(shè)計(jì)的學(xué)習(xí)，使學(xué)生獲得數(shù)字電子技術(shù)方面的基本知識(shí)、基本理論和基本技能，為深入學(xué)習(xí)數(shù)字電子技術(shù)及其在專(zhuān)業(yè)中的應(yīng)用打下基礎(chǔ)。四、課程的性質(zhì)和任務(wù)“數(shù)字電子技術(shù)基礎(chǔ)”課程是電氣、電子信息類(lèi)和部分非電類(lèi)專(zhuān)業(yè)本科生在電子技術(shù)方面入門(mén)性質(zhì)的技術(shù)基礎(chǔ)課，具有自身的體系

2、和很強(qiáng)的實(shí)踐性。本課程通過(guò)對(duì)常用電子器件、數(shù)字電路及其系統(tǒng)的分析和設(shè)計(jì)的學(xué)習(xí)，使學(xué)生獲得數(shù)字電子技術(shù)方面的基本知識(shí)、基本理論和基本技能，為深入學(xué)習(xí)數(shù)字電子技術(shù)及其在專(zhuān)業(yè)中的應(yīng)用打下基礎(chǔ)。五、課程教學(xué)的基本要求(一)理論教學(xué)部分1數(shù)制和碼制1）掌握二進(jìn)制、十六進(jìn)制數(shù)及其與十進(jìn)制數(shù)之間的互相轉(zhuǎn)換。2）掌握8421編碼，了解其它常用碼。2.邏輯代數(shù)基礎(chǔ)1）掌握邏輯代數(shù)中的基本定律和定理。2）掌握邏輯關(guān)系的描述方法及其相互轉(zhuǎn)換。3）掌握邏輯函數(shù)的化簡(jiǎn)方法。3門(mén)電路 1)了解半導(dǎo)體二極管、晶體管和MOS管的開(kāi)關(guān)特性。 2)了解TTL、CMOS門(mén)電路的組成和工作原理。 3)掌握典型ITL、CMOS門(mén)電路的

3、邏輯功能、特性、主要參數(shù)和使用方法 4) 了解ECL等其他邏輯門(mén)電路的特點(diǎn)。 4。組合邏輯電路1 / 23 1)掌握組合電路的特點(diǎn)、分析方法和設(shè)計(jì)方法。2）掌握編碼器、譯碼器、加法器、數(shù)據(jù)選擇器和數(shù)據(jù)比較器等常用組合邏輯電路的邏輯功能及使用方法。 3) 了解組合電路的競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象及其消除方法。 5觸發(fā)器 1)掌握觸發(fā)器邏輯功能的描述方法。 2）理解基本RS觸發(fā)器的電路結(jié)構(gòu)、工作原理動(dòng)態(tài)特性。 3)了解典型時(shí)鐘觸發(fā)器的電路結(jié)構(gòu)及觸發(fā)方式。 6時(shí)序邏輯電路 1)掌握時(shí)序電路的特點(diǎn)、描述方法和分析方法。 2)掌握計(jì)數(shù)器、寄存器等常用時(shí)序電路的工作原理、邏輯功能及使用方法。 3)掌握同步時(shí)序電路的設(shè)計(jì)

4、方法。 7脈沖的產(chǎn)生和整形電路 1)了解脈沖信號(hào)參數(shù)的定義。 2)理解施密特觸發(fā)器、單穩(wěn)態(tài)觸發(fā)器和多諧振蕩器的工作原理、主要參數(shù)的分析方法及應(yīng)用。 3)了解555定時(shí)器的工作原理及應(yīng)用o 8半導(dǎo)體存儲(chǔ)器 1)理解ROM、RAM的電路結(jié)構(gòu)、工作原理和擴(kuò)展存儲(chǔ)容量的方法。 2)理解用ROM實(shí)現(xiàn)組合邏輯函數(shù)的方法。 9可編程邏輯器件 1)理解可編程邏輯器件的基本特征及編程原理。 2)了解PAL、GAL、FPGA和CPLD的特點(diǎn)及電路結(jié)構(gòu)。 10數(shù)模轉(zhuǎn)換器和模數(shù)轉(zhuǎn)換器 1)了解DA、AD轉(zhuǎn)換器的功能及主要參數(shù)。 2)理解常見(jiàn)的DA、AD轉(zhuǎn)換器的電路組成、工作原理、特點(diǎn)及應(yīng)用。 11EDA工具應(yīng)用 1)

5、了解一種硬件描述語(yǔ)言。 2)了解一種EDA軟件的使用方法。 六、課程教學(xué)內(nèi)容第一章數(shù)字邏輯概論（共8學(xué)時(shí)）（一）本章教學(xué)基本要求本章首先介紹數(shù)字技術(shù)的發(fā)展及應(yīng)用、數(shù)字集成電路的分類(lèi)及特點(diǎn)、模擬信號(hào)與數(shù)字信號(hào)以及數(shù)字信號(hào)的描述方法。然后討論數(shù)制、二進(jìn)制數(shù)的算術(shù)運(yùn)算、二進(jìn)制碼和數(shù)字邏輯的基本運(yùn)算。本章教學(xué)基本要求理解數(shù)字集成電路的分類(lèi)及特點(diǎn)、模擬信號(hào)與數(shù)字信號(hào)以及數(shù)字信號(hào)的描述方法，掌握二進(jìn)制數(shù)的算術(shù)運(yùn)算、二進(jìn)制碼和數(shù)字邏輯的基本運(yùn)算。1.1 數(shù)字電路與數(shù)字信號(hào)1.1.1數(shù)字技術(shù)的發(fā)展及其應(yīng)用；1.1.2數(shù)字集成電路的分類(lèi)及特點(diǎn)；1.1.3模擬信號(hào)和數(shù)字信號(hào)；1.1.4數(shù)字信號(hào)的描述方法。 1.2

6、 數(shù)制1.2.1十進(jìn)制數(shù)。1.2.2二進(jìn)數(shù)。1.2.3十二進(jìn)制數(shù)之間的轉(zhuǎn)換。1.2.4十六進(jìn)制和八進(jìn)制。 1.3二進(jìn)數(shù)的算術(shù)運(yùn)算1.3.1無(wú)符號(hào)二進(jìn)制數(shù)的算術(shù)運(yùn)算。1.3.2帶符號(hào)二進(jìn)制數(shù)的減法運(yùn)算。1.4二進(jìn)制代碼1.4.1二十進(jìn)制碼。1.4.2格雷碼。1.4.3 ASCII碼。1.5二值邏輯變量與基本邏輯運(yùn)算1.6邏輯函數(shù)及其表示方式。（二）重點(diǎn)與難點(diǎn)重點(diǎn)：數(shù)制、二進(jìn)制代碼、二值邏輯變量與基本邏輯運(yùn)算、邏輯函數(shù)及其表示方式。難點(diǎn)：帶符號(hào)二進(jìn)制數(shù)的減法運(yùn)算、（三）小結(jié) 由于模擬信息具有連續(xù)性，實(shí)用上難于存儲(chǔ)、分析和傳輸，應(yīng)用二值數(shù)字邏輯構(gòu)成的數(shù)字電路或數(shù)字系統(tǒng)較易克服這些困難。其實(shí)質(zhì)是利用0

7、和1來(lái)表示信息。用0和1組成的二進(jìn)制數(shù)的大小，也可以表示對(duì)立的二種邏輯狀態(tài)。數(shù)字系統(tǒng)中常用二進(jìn)制數(shù)來(lái)表示數(shù)值。所謂二進(jìn)制數(shù)是以2為基數(shù)的計(jì)數(shù)體制。十六進(jìn)制是二進(jìn)制的簡(jiǎn)寫(xiě)， 它是以16為基數(shù)的計(jì)數(shù)體制， 常用于數(shù)字電子技術(shù)、微處理器、計(jì)算機(jī)和數(shù)據(jù)通信中。任意一種格式的數(shù)可以在十六進(jìn)制、二進(jìn)制和十進(jìn)制之間相互轉(zhuǎn)換。與十立進(jìn)制類(lèi)似，二進(jìn)制數(shù)也有加減乘除四種運(yùn)算，加法是各種運(yùn)算的基礎(chǔ)。二進(jìn)數(shù)可以用原碼、反碼和補(bǔ)碼表示。在數(shù)字系或計(jì)算機(jī)中采用二進(jìn)制補(bǔ)碼表示有符號(hào)數(shù)，并進(jìn)行有關(guān)運(yùn)算。 特殊二進(jìn)制碼常用來(lái)表示十進(jìn)制數(shù)。例如8421碼、2421碼、5421碼余3碼、余3循環(huán)碼、格雷碼等。也有用7位二進(jìn)制數(shù)來(lái)表

8、示符號(hào)數(shù)字混合碼，如ASII碼。與或非是邏輯運(yùn)算中的三種基本運(yùn)算，其它的邏輯運(yùn)算可以由這三種基本運(yùn)算構(gòu)成。數(shù)字邏輯是計(jì)算機(jī)的基礎(chǔ)。邏輯函數(shù)的描述方法有真值表、函數(shù)式、邏輯圖、波形圖和卡諾言圖。第二章 邏輯代數(shù)與硬件描述語(yǔ)言基礎(chǔ)（共8學(xué)時(shí)）（一）本章教學(xué)基本要求本章將首先介紹分析和設(shè)計(jì)數(shù)字電路的數(shù)學(xué)工具邏輯代數(shù)，從邏輯變量、基本定律和定理、邏輯函數(shù)及其化簡(jiǎn)方法逐步加以討論。然后介紹在數(shù)字電路仿真和設(shè)計(jì)中使用的一種硬件描述語(yǔ)言VedogHDL的基礎(chǔ)知識(shí)。掌握該軟件使用方法并會(huì)進(jìn)行簡(jiǎn)單的電路設(shè)計(jì)和分析。2.1邏輯代數(shù)211 邏輯代數(shù)的基本定律和恒等式 212 邏輯代數(shù)的基本規(guī)則。2.13 邏輯函數(shù)的

9、代數(shù)化簡(jiǎn)法。 22 邏輯函數(shù)的卡諾圖化簡(jiǎn)法。 221 最小項(xiàng)的定義及其性質(zhì)。 22。2 邏輯函數(shù)的最小項(xiàng)表達(dá)式。223 用卡諾圖表示邏輯函數(shù)。2.24 用卡諾圖化簡(jiǎn)邏輯函數(shù)。2.2硬件描述語(yǔ)言VerilogHDL基礎(chǔ)231 Verilog的基本語(yǔ)法規(guī)則232 變量的數(shù)據(jù)類(lèi)型。23.3 Verilog程序的基本結(jié)構(gòu)。2.3.4 邏輯功能的仿真與測(cè)試。（二）重點(diǎn)與難點(diǎn)重點(diǎn)：邏輯代數(shù)的基本定律和恒等式。邏輯代數(shù)的基本規(guī)則。邏輯函數(shù)的代數(shù)化簡(jiǎn)法。難點(diǎn)：邏輯函數(shù)的代數(shù)化簡(jiǎn)法。邏輯函數(shù)的卡諾圖化簡(jiǎn)法。（三）小結(jié)：邏輯代數(shù)是分析和設(shè)計(jì)邏輯電路的數(shù)學(xué)工具，一個(gè)邏輯問(wèn)題可用邏輯函數(shù)來(lái)描述，邏輯函數(shù)可用真值表、邏

10、輯表達(dá)式、卡諾圖的邏輯圖表示，這四種表達(dá)方式各具有特點(diǎn)，可根據(jù)需要選用。HDL是一種以文本形式來(lái)描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的語(yǔ)言，用它可以表示邏輯電路圖、邏輯表達(dá)式，還可以表示更復(fù)雜的數(shù)字邏輯系統(tǒng)所完成的邏輯功能(即行為)。計(jì)算機(jī)對(duì)HDl的處理包抱兩個(gè)方面：邏輯仿真和邏輯綜合。用HDI設(shè)計(jì)數(shù)字系統(tǒng)是當(dāng)今的一種趨勢(shì)。第三章邏輯門(mén)電路（共8學(xué)時(shí)）（一）本章教學(xué)基本要求本章將討論幾種通用的集成邏輯門(mén)電路，例 如金屬氧化物半導(dǎo)體互補(bǔ)邏輯門(mén)電路(CMOS)、BJT邏輯門(mén)電路(TTL)和射極耦合邏輯門(mén)電路(ECL)等的基本原理及特性。在分析門(mén)電路時(shí)，著重它們的邏輯功能和外特性，對(duì)其內(nèi)部電路，只作一般介紹

11、。本章教學(xué)基本要求掌握幾種通用的集成邏輯門(mén)電路，例 如金屬氧化物半導(dǎo)體互補(bǔ)邏輯門(mén)電路(CMOS)、BJT邏輯門(mén)電路(TTL)和射極耦合邏輯門(mén)電路(ECL)等的基本原理及特性。3，1 MOS邏輯門(mén)電路311 數(shù)字集成電路簡(jiǎn)介。3，12 邏輯電路的一般特性。 3，13 MOS開(kāi)關(guān)及其等效電路。314 CMOS反相器 。315 CMOS邏輯門(mén)電路 。 316 CMOS漏極開(kāi)路門(mén)和三態(tài)輸出門(mén)電路。3.17 CMOS傳輸門(mén) 。318 CMOS邏輯門(mén)電路的技術(shù)參數(shù) 。3.1.9 NMOS門(mén)電路 。32 TTL邏輯門(mén)電路321 BJT的開(kāi)關(guān)特性.3。22 基本BJT反相器的動(dòng)態(tài)性能。323 TTL反相器的基

12、本電路。324 TTL邏輯門(mén)電路。325 集電極開(kāi)路門(mén)和三態(tài)門(mén)電路。32。6 BiCMOS門(mén)電路 。327 改進(jìn)型TTL門(mén)電路抗飽和TTL電路。33 射極耦合邏輯門(mén)電路 3.4 砷化鎵邏輯門(mén)電路35 邏輯描述中的幾個(gè)問(wèn)題3，51 正負(fù)邏輯問(wèn)題。5，2 基本邏輯門(mén)電路白的等效符號(hào)及其應(yīng)用。3.6 邏輯門(mén)電路使用中的幾個(gè)實(shí)際問(wèn)題3.61 各種門(mén)電路之間的接口問(wèn)題。 3.62 門(mén)電路帶負(fù)載時(shí)的接口電路。363 抗干擾措施。（二）重點(diǎn)與難點(diǎn)重點(diǎn)：MOS邏輯門(mén)電路。TTL邏輯門(mén)電路。邏輯描述中的幾個(gè)問(wèn)題。難點(diǎn)：MOS邏輯門(mén)電路。TTL邏輯門(mén)電路。基本BJT反相器的動(dòng)態(tài)性能。集電極開(kāi)路門(mén)和三態(tài)門(mén)電路。邏輯

13、描述中的幾個(gè)問(wèn)題。（三）小結(jié)： 邏輯門(mén)電路的主要技術(shù)參數(shù)有輸入和輸出高、低電平的最大值或最小值，噪聲容限，傳輸延遲時(shí)間，功耗，延遲功耗積，扇入數(shù)和扇出數(shù)等。在數(shù)字電路中， 不論哪一種邏輯門(mén)電路， 其中的關(guān)鍵器件是MOS管或 BJT。它們均可以作為開(kāi)關(guān)器件。影響它們開(kāi)關(guān)速度的主要因素是器件內(nèi)部各電極之間的結(jié)電容。 CMOS邏輯門(mén)電路是目前應(yīng)用最廣泛的邏輯門(mén)電路。其優(yōu)點(diǎn)是集成度高，功耗低，扇出數(shù)大(指帶同類(lèi)門(mén)負(fù)載)， 噪聲容限亦大， 開(kāi)關(guān)速度較高。 CMOS邏輯門(mén)電路中，為了實(shí)現(xiàn)線(xiàn)與的邏輯功能， 可以采用漏極開(kāi)路門(mén)和三態(tài)門(mén)。NMOS邏輯門(mén)電路結(jié)構(gòu)簡(jiǎn)單， 易于集成化， 曾在大規(guī)模集成電路中應(yīng)用較多。

14、TTL邏輯門(mén)電路是應(yīng)用較廣泛的門(mén)電路之一， 電路由若干BJT和電阻組成。TTL反相器的輸入級(jí)由BJT構(gòu)成，輸出級(jí)采用推拉式結(jié)構(gòu)，其目的是為提高開(kāi)關(guān)速度和增強(qiáng)帶負(fù)載的能力。 ，BiCMOS是取MOS和TTL兩者的優(yōu)勢(shì)，其開(kāi)關(guān)速度較高，功耗亦較低。利用肖特基二極管構(gòu)成抗飽和TTL電路，可以提高開(kāi)關(guān)速度oECI邏輯門(mén)電路是以差分放大電路為基礎(chǔ)的， 它不工作在BJT的飽和區(qū)，·因而開(kāi)關(guān)速度較高。其缺點(diǎn)是功耗較大，噪聲容限低。 第四章組合邏輯電路（共12學(xué)時(shí)）（一）本章教學(xué)基本要求本章首先介紹組合邏輯電路的定義、分析和設(shè)計(jì)，并闡述競(jìng)爭(zhēng)冒險(xiǎn)產(chǎn)生的原因及消除方法。然后討論典型的中規(guī)模集成組合邏輯電

15、路的功能及基本應(yīng)用，它們包括編碼器和譯碼器、數(shù)據(jù)選擇器和數(shù)據(jù)分配器、數(shù)值比較器、算術(shù)邏輯運(yùn)算單元等。最后介紹組合邏輯電路的VerlogHDL描述以及用可編程邏輯器件PLD的實(shí)現(xiàn)方法。本章教學(xué)基本要求掌握邏輯電路的定義、分析和設(shè)計(jì)，并闡述競(jìng)爭(zhēng)冒險(xiǎn)產(chǎn)生的原因及消除方法,了解典型的中規(guī)模集成組合邏輯電路的功能及基本應(yīng)用。41 組合邏輯電路的分析 42 組合邏輯電路的設(shè)計(jì)。4。3 組合邏輯電路中的競(jìng)爭(zhēng)冒險(xiǎn)。4.3.1產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)的原因。4.3.2 消去競(jìng)爭(zhēng)冒險(xiǎn)的方法 4.4 若干典型的組合邏輯集成電路 4.4.1編碼器，442 譯碼器數(shù)據(jù)分配器。443 數(shù)據(jù)選擇器 444 數(shù)值比較器。445 算術(shù)運(yùn)算

16、電路。 45 組合可編程邏輯器件。451 PLD的結(jié)構(gòu)、表示方法及分類(lèi)。452 組合邏輯電路的PLD實(shí)現(xiàn)。46 用VerilogHDL描述組合邏輯電路 461 組合邏輯電路的門(mén)級(jí)建模。462 組合邏輯電路的數(shù)據(jù)流建模。4，63 組合邏輯電路的行為級(jí)建模。（二）重點(diǎn)與難點(diǎn)重點(diǎn)：組合邏輯電路的分析、組合邏輯電路的設(shè)計(jì)。若干典型的組合邏輯集成電路的選用。難點(diǎn)：組合邏輯電路中的競(jìng)爭(zhēng)冒險(xiǎn)（三）小結(jié)：組合邏輯電路的輸出狀態(tài)只決定于同一時(shí)刻的輸入狀態(tài)， 它可由邏輯門(mén)電路以及可編程器件(PLD)等組成。分析組合邏輯電路的目的是確定已知電路的邏輯功能，其步驟大致是：寫(xiě)出各輸出端的邏輯表達(dá)式刁化簡(jiǎn)和變換邏輯表達(dá)式

17、+列出真值表+確定功能。設(shè)計(jì)組合邏輯電路的目的是根據(jù)提出的實(shí)際問(wèn)題，設(shè)計(jì)出邏輯電路。設(shè)計(jì)步驟大致是： 明確邏輯功能牛列出真值表口>寫(xiě)出邏輯表達(dá)式)邏輯化簡(jiǎn)和變換叫畫(huà)出邏輯圖。 典型的中規(guī)模組合邏輯器件包括編碼器、譯碼器、數(shù)據(jù)選擇器：數(shù)值比較器、加法器和算術(shù)邏輯運(yùn)算單元等。這些組合邏輯器件除了具有其基本功能外，通常還具有輸入使能、輸出使能、輸入擴(kuò)展、輸出擴(kuò)展功能，使其功能更加靈活，便于構(gòu)成較復(fù)雜的邏輯電路。 應(yīng)用組合邏輯器件進(jìn)行邏輯電路設(shè)計(jì)時(shí)，所應(yīng)用的原理和步驟與用門(mén)電路時(shí)其本一致，但也有其特殊之處。對(duì)邏輯表達(dá)式的變換與化簡(jiǎn)應(yīng)盡可能與組合邏輯器件的形式一致，而不是盡量簡(jiǎn)化。 設(shè)計(jì)時(shí)應(yīng)考慮充

18、分利用器件本身的功能。 同種類(lèi)型的器件有不同的型號(hào)，在滿(mǎn)足設(shè)計(jì)要求的前提下，盡量選用簡(jiǎn)單的器件，器件數(shù)也盡可能少n如果只需一個(gè)組合器件就可以滿(mǎn)足要求，則需要對(duì)有關(guān)使能、擴(kuò)展或者多余輸入端等作適當(dāng)?shù)奶幚怼Ｈ绻粋€(gè)組合器件不能滿(mǎn)足設(shè)計(jì)要求，則需要對(duì)組合器件進(jìn)行擴(kuò)展，直接將若干個(gè)器件組合或者由適當(dāng)?shù)倪壿嬮T(mén)將若干個(gè)器件組合起來(lái)。可編程邏輯器件(PLD)由用戶(hù)定義和設(shè)置邏輯功能， 可以實(shí)現(xiàn)各種組合邏輯電路。其特點(diǎn)是結(jié)構(gòu)靈活、集成度高、速度快和可靠性高等。用Verilog對(duì)組合邏輯電路建模時(shí)有三種不同的描述風(fēng)格，即門(mén)級(jí)建模、數(shù)據(jù)流建模和行為級(jí)建模。第五章鎖存器和觸發(fā)器（共8學(xué)時(shí)） （一）本章教學(xué)基本要求大

19、多數(shù)數(shù)字系統(tǒng)中，除了需要具有邏輯運(yùn)算和算術(shù)運(yùn)算功能的組合邏輯電路外，還需要具有存儲(chǔ)功能的電路，組合電路與存儲(chǔ)電路相結(jié)合可構(gòu)成時(shí)序邏輯電路，簡(jiǎn)稱(chēng)時(shí)序電路。本章將討論實(shí)現(xiàn)存儲(chǔ)功能的兩種邏輯單元電路，即鎖存器和觸發(fā)器。著重討論它們的電路結(jié)構(gòu)與工作原理，以及所實(shí)現(xiàn)的不同邏輯功能。此外，本章還將討論用Vemog HDL描述鎖存器與觸發(fā)器的方法。本章教學(xué)基本要求掌握實(shí)現(xiàn)存儲(chǔ)功能的兩種邏輯單元電路，即鎖存器和觸發(fā)器的電路結(jié)構(gòu)與工作原理，以及所實(shí)現(xiàn)的不同邏輯功能。51 雙穩(wěn)態(tài)存儲(chǔ)單元電路511 雙穩(wěn)態(tài)的概念、5.1. 2 雙穩(wěn)態(tài)存儲(chǔ)單元電路52 鎖存器 5.2. 1 SR鎖存器。5，2，2 D鎖存器。53 觸

20、發(fā)器的電路結(jié)構(gòu)和工作原。 531 主從觸發(fā)器。 532 維持阻塞觸發(fā)器。533 利用傳輸延遲的觸發(fā)器。534 觸發(fā)器的動(dòng)態(tài)特性。5.4 觸發(fā)器的邏輯功能。 541 D觸發(fā)器。542 JK觸發(fā)器。543 T觸發(fā)器。544 SR觸發(fā)器 。54，5 D觸發(fā)器功能的轉(zhuǎn)換5，5 用VerilogHDL描述鎖存器和觸發(fā)器。 551 時(shí)序電路建模基礎(chǔ)。 552 鎖存器和觸發(fā)器的Verilog建模實(shí)例。（二）重點(diǎn)與難點(diǎn)重點(diǎn)：鎖存器、SR鎖存器、D鎖存器、觸發(fā)器的邏輯功能。難點(diǎn)：觸發(fā)器的電路結(jié)構(gòu)和工作原。主從觸發(fā)器。維持阻塞觸發(fā)器。觸發(fā)器的邏輯功能。 （三）小結(jié)：鎖存器和觸發(fā)器都是具有存儲(chǔ)功能的邏輯電路，是構(gòu)成

21、時(shí)序電路的基本邏輯單元。每個(gè)鎖存器或觸發(fā)器都能存儲(chǔ)1位二值信息，所以又稱(chēng)為存儲(chǔ)單元或記憶單元。 鎖存器是對(duì)脈沖電平敏感的電路， 它們?cè)谝欢娖阶饔孟赂淖儬顟B(tài)。基本S及鎖存器由輸入信號(hào)電平直接控制其狀態(tài)，傳輸門(mén)控或邏輯門(mén)控鎖存器在使能電平作用下由輸入信號(hào)決定其狀態(tài)o在使能信號(hào)作用期間，門(mén)控鎖存器輸出跟隨輸入信號(hào)變化而變化。 觸發(fā)器是對(duì)時(shí)鐘脈沖邊沿敏感的電路，根據(jù)不同的電路結(jié)構(gòu)，它們?cè)跁r(shí)鐘脈沖的上升沿或下降沿作用下改變狀態(tài)。 目前流行的觸發(fā)器電路主要有主從、維持阻塞和利用傳輸延遲等幾種結(jié)構(gòu)，它們的工作原理各不相同。 觸發(fā)器按邏輯功能分類(lèi)有D觸發(fā)器、JK觸發(fā)器、T(T)觸發(fā)器和SR及觸發(fā)器。它們的功

22、能可用特性表、特性方程和狀態(tài)圖來(lái)描述。觸發(fā)器的電路結(jié)構(gòu)與邏輯功能沒(méi)有必然聯(lián)系。例如JK觸發(fā)器既有主從結(jié)構(gòu)的，也有維持阻塞或利用傳輸延遲結(jié)構(gòu)的。每一種邏輯功能的觸發(fā)器都·可以通過(guò)增加門(mén)電路和適當(dāng)?shù)耐獠窟B線(xiàn)轉(zhuǎn)換為其他功能的觸發(fā)器。用Vedlog對(duì)鎖存器與觸發(fā)器做行為級(jí)描述，是描述時(shí)序電路的基礎(chǔ)模塊。第六章時(shí)序邏輯電路（共12學(xué)時(shí)） （一）本章教學(xué)基本要求 本章將在組合邏輯電路和鎖存器、觸發(fā)器的基礎(chǔ)上，討論時(shí)序邏輯電路。在第4章所討論的組合邏輯電路中，任一時(shí)刻的輸出信號(hào)僅僅由該時(shí)刻的輸入信號(hào)所決定，而時(shí)序電路在任一時(shí)刻的輸出信號(hào)不僅與當(dāng)時(shí)的輸入信號(hào)有關(guān)，而且與電路原來(lái)的狀態(tài)有關(guān)。也就是說(shuō)，

23、 時(shí)序電路中除具有邏輯運(yùn)算功能，的組合電路外，還必須有能夠記憶電路狀態(tài)的存儲(chǔ)單元或延遲單元，這些存儲(chǔ)或延遲邏輯單元主要由第5章所討論的鎖存器或觸發(fā)器來(lái)實(shí)現(xiàn)。 本章首先介紹時(shí)序邏輯電路的基本概念，然后重點(diǎn)討論這種電路的分、析與設(shè)計(jì)方法，以及邏輯設(shè)計(jì)中常用的典型時(shí)序集成電路，最后通過(guò)實(shí)例簡(jiǎn)要介紹用Ve衄og·描述時(shí)序電路鞠方法以及時(shí)序可編程邏輯器件。本章教學(xué)基本要求掌握時(shí)序邏輯電路的基本概念、這種電路的分、析與設(shè)計(jì)方法，以及邏輯設(shè)計(jì)中常用的典型時(shí)序集成電路6.1、時(shí)序邏輯電路， 6I1 時(shí)序邏輯電路的模型與分類(lèi),6i2 時(shí)序電路邏輯功育邑的表達(dá). 62 同步時(shí)序邏輯電路的分析，621 分

24、析同步時(shí)序邏輯電路的一般步驟，622 同步時(shí)序邏輯電路分析舉例，63 同步時(shí)序邏輯電路的設(shè)計(jì)， 631 設(shè)計(jì)同步時(shí)序邏輯電路的一般步驟，632 同步時(shí)序邏輯電路設(shè)計(jì)舉例。64 異步時(shí)序邏輯電路的分析。65 若干典型的時(shí)序邏輯集成電路，651 寄存器和移位寄存器， 652 計(jì)數(shù)器。66 用VerilogHDL描述時(shí)序邏輯電路，661 移位寄存器的Verilog建模 ，662 計(jì)數(shù)器的Verilog建模 ，663 狀態(tài)圖的Verilog建模。（二）重點(diǎn)與難點(diǎn)重點(diǎn)：同步時(shí)序邏輯電路的分析，同步時(shí)序邏輯電路的設(shè)計(jì)，。難點(diǎn)：同步時(shí)序邏輯電路的設(shè)計(jì)，異步時(shí)序邏輯電路的分析。（三）小結(jié)：時(shí)序邏輯電路一般由組

25、合電路和存儲(chǔ)電路兩部分構(gòu)成。它們?cè)谌我粫r(shí)刻的輸出不僅是當(dāng)前輸入信號(hào)的函數(shù)， 而且還與電路原來(lái)的狀態(tài)有關(guān)；時(shí)序電路可分為同步和異步兩大類(lèi)。邏輯方程組、 狀態(tài)表、 狀態(tài)圖和時(shí)序圖從不同方面表達(dá)了時(shí)序電路的邏輯功能， 是分析和設(shè)計(jì)時(shí)序電路的主要依據(jù)和手段。時(shí)序電路的分析，首先按照給定電路列出各邏輯方程組、進(jìn)而列出狀態(tài)表、畫(huà)出狀態(tài)圖和時(shí)序圖，最后分析得到電路的邏輯功能。 同步時(shí)序電路的設(shè)計(jì)，首先根據(jù)邏輯功能的需求， 導(dǎo)出原始狀態(tài)圖或原始狀態(tài)表，有必要時(shí)需進(jìn)行狀態(tài)化簡(jiǎn)，繼而對(duì)狀態(tài)進(jìn)行編碼，然后根據(jù)狀態(tài)表導(dǎo)出激勵(lì)方程組和輸出方程組，最后畫(huà)出邏輯圖完成設(shè)計(jì)任務(wù)。時(shí)序電路的功能、結(jié)構(gòu)和種類(lèi)繁多。本章僅對(duì)寄存器

26、和計(jì)數(shù)器等幾種典型的時(shí)序集成電路進(jìn)行了較詳細(xì)的討論。應(yīng)用這些集成電路器件，能設(shè)計(jì)出各種不同功能的電子系統(tǒng)。 它們的內(nèi)部電路結(jié)構(gòu)可作為設(shè)計(jì)其他邏輯電路的范例， 也可作為初學(xué)者使用HDL以抽象方式描述時(shí)序電路時(shí)的實(shí)際映象。本章分別在66節(jié)介紹了用Verilog描述時(shí)序電路的方法和時(shí)序可編程邏輯器件，它們都是電子技術(shù)和計(jì)算機(jī)技術(shù)以及EDA技術(shù)高度發(fā)展的結(jié)果。第七章存儲(chǔ)器、復(fù)雜可編程器件和現(xiàn)場(chǎng)可編程門(mén)陣列（共6學(xué)時(shí)）（一）本章教學(xué)基本要求半導(dǎo)體存儲(chǔ)器幾乎是當(dāng)今數(shù)字系統(tǒng)中不可缺少的組成部分，它可用來(lái)存儲(chǔ)大量的二值數(shù)據(jù)。按照集成度劃分，半導(dǎo)體存儲(chǔ)器屬于大規(guī)模集成電路。前面有關(guān)章節(jié)已經(jīng)介紹了簡(jiǎn)單的可編程邏輯

27、器件(PLD)，與中、小規(guī)模邏輯集成器件相比，PLD在集成度、功耗和系統(tǒng)可靠性等方面有顯著的優(yōu)勢(shì)。但是對(duì)于更大規(guī)模、更復(fù)雜的數(shù)字系統(tǒng)，PLD仍然相形見(jiàn)絀。目前，集成度更高、功能更復(fù)雜的復(fù)雜可編程器件(CPLD)和現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)，使得大型數(shù)字系統(tǒng)集成在一個(gè)芯片上成為現(xiàn)實(shí)。本章首先介紹半導(dǎo)體存儲(chǔ)器分類(lèi)方法、電路結(jié)構(gòu)和工作原理，然后介紹CPLD和FPGA的基本結(jié)構(gòu)和實(shí)現(xiàn)邏舉功能的編程原理。本章教學(xué)基本要求掌握半導(dǎo)體存儲(chǔ)器分類(lèi)方法、電路結(jié)構(gòu)和工作原理。71 只讀存儲(chǔ)器，711 ROM的定義與基本結(jié)構(gòu)， 71.2 二維譯碼，713 可編程ROM， 714 集成電路ROM ，715 ROM的

28、讀操作與定時(shí)圖，716 ROM應(yīng)用舉例。7.2 隨機(jī)存取存儲(chǔ)器，721 靜態(tài)隨機(jī)存取存儲(chǔ)器，72。2 同步靜態(tài)隨機(jī)存取存儲(chǔ)器，723 動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器，7.24 存儲(chǔ)容量的擴(kuò)展。（二）重點(diǎn)與難點(diǎn)重點(diǎn)：?jiǎn)畏€(wěn)態(tài)觸發(fā)器，施密特觸發(fā)器，多諧振蕩器，555定時(shí)器及其應(yīng)用。難點(diǎn)：施密特觸發(fā)器，多諧振蕩器（三）小結(jié)：半導(dǎo)體存儲(chǔ)器是現(xiàn)代數(shù)字系統(tǒng)特別是計(jì)算機(jī)中的重要組成部分，它可分為ROM和RAM兩大類(lèi)，屬于MOS工藝制成的大規(guī)模集成電路。ROM是一種非易失性的存儲(chǔ)器，它存儲(chǔ)的是固定數(shù)據(jù)，一般只能被讀出。根據(jù)數(shù)據(jù)寫(xiě)入方式的不同，ROM又可以分成固定ROM和可編程ROM。可編程ROM又可以細(xì)分為PROM、EPR

29、OM、EPROM和閃爍存儲(chǔ)器等。特別是EPROM和閃爍存儲(chǔ)器可以進(jìn)行電擦寫(xiě)，已兼有了RAM的特性oRAM是一種時(shí)序邏輯電路，具有記憶功能。它存儲(chǔ)的數(shù)據(jù)隨電源斷電而消失，因此是一種易失性的讀寫(xiě)存儲(chǔ)器。 它包含SRAM和DRAM兩種類(lèi)型，前者用觸發(fā)器記憶數(shù)據(jù)，后者靠MOS管柵極電容存儲(chǔ)數(shù)據(jù)。因此，在不停電的情兄下，SRAM的數(shù)據(jù)可以長(zhǎng)久保持，而DRAM則必須定期刷新。無(wú)論是SRAM還是DRAM，目前都有在時(shí)鐘脈沖作用下工作的同步RAM (5SRAM和SDRAM)，而且同步RAM已成為主流存儲(chǔ)器。在此基礎(chǔ)上發(fā)展起來(lái)的DDR、DDRII和QDR等RAM也已愈來(lái)愈多地應(yīng)用于計(jì)算機(jī)內(nèi)存、顯存和通信設(shè)備中。

30、第八章脈沖波形的變換與產(chǎn)生（共8學(xué)時(shí)） （一）本章教學(xué)基本要求在數(shù)字電路中，常常需要各種脈沖波形，例如時(shí)序電路中的時(shí)鐘脈沖、控制過(guò)程中的定時(shí)信號(hào)等。這些脈沖波形的獲取，通常有兩種方法：一種是將已有的非脈沖波形通過(guò)波形變換電路獲得； 另一種則是采用脈沖信號(hào)產(chǎn)生電路直接1得到。 本章主要介紹由單穩(wěn)態(tài)觸發(fā)器、施密特觸發(fā)器組成的脈沖波形變換電路和多諧振蕩器及定時(shí)器組成的波形產(chǎn)生電路。下面將在介紹上述電路原理的基礎(chǔ)上，重點(diǎn)討論它們的工作特點(diǎn)及其應(yīng)用。本章教學(xué)基本要求掌握單穩(wěn)態(tài)觸發(fā)器、施密特觸發(fā)器組成的脈沖波形變換電路和多諧振蕩器及定時(shí)器組成的波形產(chǎn)生電路，理解它的工作特點(diǎn)及其應(yīng)用。 81 單穩(wěn)態(tài)觸發(fā)器，

31、81。l 用CMOS門(mén)電路組成的微分型單穩(wěn)態(tài)觸發(fā)器， 81。2 集成單穩(wěn)態(tài)觸發(fā)器，13 單穩(wěn)態(tài)觸發(fā)器的應(yīng)用， 82 施密特觸發(fā)器，8。21 用門(mén)電路組成的施密特觸發(fā)器，822 集成施密特觸發(fā)器，823 施密特觸發(fā)器的應(yīng)用。83 多諧振蕩器，8.31用門(mén)電路組成的多諧振蕩器,8.3.2 用施密特觸發(fā)器構(gòu)成波形產(chǎn)生電路,8.3.3石英晶體振蕩器.8.4 555定時(shí)器及其應(yīng)用,841 555定時(shí)器，842 用555定時(shí)器組成的施密特觸發(fā)器，843 用555定時(shí)器組成的單穩(wěn)態(tài)觸發(fā)器，844 用555定時(shí)器組成的多諧振蕩器。（二）重點(diǎn)與難點(diǎn)重點(diǎn)：?jiǎn)畏€(wěn)態(tài)觸發(fā)器，施密特觸發(fā)器，多諧振蕩器，555定時(shí)器及其應(yīng)

32、用。難點(diǎn)：施密特觸發(fā)器，多諧振蕩器。（三）小結(jié)：集成單穩(wěn)態(tài)觸發(fā)器分為非重復(fù)觸發(fā)和可重復(fù)觸發(fā)兩大類(lèi)，在暫穩(wěn)態(tài)期間，出現(xiàn)的觸發(fā)信號(hào)對(duì)非重復(fù)觸發(fā)單穩(wěn)電路沒(méi)有影響， 而對(duì)可重復(fù)觸發(fā)單穩(wěn)電路可起到連續(xù)觸發(fā)作用。在數(shù)字電路中， 施密特觸發(fā)器實(shí)質(zhì)上是具有滯后特性的邏輯門(mén)，它有兩個(gè)閾值電壓。 電路狀態(tài)與輸入電壓有關(guān)，不具備記憶功能。除施密特反相器外還有施密特與非門(mén)、或非門(mén)等。在多諧振蕩器中，電路從暫穩(wěn)態(tài)過(guò)渡到另一個(gè)狀態(tài)，其“觸發(fā)”信號(hào)是由電路內(nèi)部電容充(放)電提供的， 因此無(wú)需外部觸發(fā)脈沖。暫穩(wěn)態(tài)持續(xù)的時(shí)間是脈沖電路的主要參數(shù)， 它與電路的阻容元件取值有關(guān)。電路中及C電路充、放電過(guò)程對(duì)相應(yīng)門(mén)輸入電平的影響是分

33、析電路的關(guān)鍵。多諧振蕩器無(wú)需外加輸入信號(hào)就能在接通電源后自行產(chǎn)生矩形波輸出。在頻率穩(wěn)定性要求較高的場(chǎng)合通常采用石英晶體振蕩器。定時(shí)器是一種應(yīng)用廣泛的集成器件， 多用于脈沖產(chǎn)生、整形及定時(shí)等。除555定時(shí)器外， 目前還有556(雙定時(shí)器)、558(四定時(shí)器)等。第九章數(shù)模與模數(shù)轉(zhuǎn)換器（共8學(xué)時(shí)）（一）本章教學(xué)基本要求隨著數(shù)字技術(shù)，特別是計(jì)算機(jī)技術(shù)的飛速發(fā)展與普及，在現(xiàn)代控制、通信及檢測(cè)領(lǐng)域中，信號(hào)的處理無(wú)不廣泛地采用了計(jì)算機(jī)技術(shù)。 自然界中的物理量，例如壓力、溫度、位移、液位等都是模擬量， 要對(duì)這些物理量進(jìn)行控制、檢測(cè)等，往往需要一種能在模擬信號(hào)與數(shù)字信號(hào)之間起轉(zhuǎn)換作用的電路模數(shù)轉(zhuǎn)換器和數(shù)模轉(zhuǎn)換

34、器。能把模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)的電路稱(chēng)為模數(shù)轉(zhuǎn)換器(簡(jiǎn)稱(chēng)ADCw或AD轉(zhuǎn)換器)；反之， 能把數(shù)字信號(hào)轉(zhuǎn)換為模擬信號(hào)的電路稱(chēng)為數(shù)模轉(zhuǎn)換器(簡(jiǎn)稱(chēng)為DAC或DA轉(zhuǎn)換器)o AD轉(zhuǎn)換器和DA轉(zhuǎn)換器已成為很多計(jì)算機(jī)系統(tǒng)中不可缺少的組成部分。AD轉(zhuǎn)換器與DA轉(zhuǎn)換器的重要技術(shù)指標(biāo)是轉(zhuǎn)換精度與轉(zhuǎn)換速度。隨著集成技術(shù)的發(fā)展，現(xiàn)已研制和生產(chǎn)出許多單片混合集成型的AD轉(zhuǎn)換器和DA轉(zhuǎn)換器，它們具有愈來(lái)愈先進(jìn)的技術(shù)指標(biāo)。在設(shè)計(jì)數(shù)字系統(tǒng)時(shí)，應(yīng)按實(shí)際情況合理選用器件。本章介紹幾種常用DA轉(zhuǎn)換器與AD轉(zhuǎn)換器的電路結(jié)構(gòu)、工作原理及其應(yīng)用。本章教學(xué)基本要求掌握幾種常用DA轉(zhuǎn)換器與AD轉(zhuǎn)換器的電路結(jié)構(gòu)、工作原理及其應(yīng)用。91 DA

35、轉(zhuǎn)換器，911 DA轉(zhuǎn)換器的基本原理，91，2 倒T形電阻網(wǎng)絡(luò)DA轉(zhuǎn)換器，913 權(quán)電流型DA轉(zhuǎn)換器， 91，4 DA轉(zhuǎn)換器的輸出方式，915 DA轉(zhuǎn)換器的主要技術(shù)指標(biāo)，9，16 DA轉(zhuǎn)換器的應(yīng)用。92 AD轉(zhuǎn)換器，92。1 AD轉(zhuǎn)換的一般工作過(guò)程，9.22 并行比較型AD轉(zhuǎn)換器，924 雙積分型AD轉(zhuǎn)換器 ，925 AD轉(zhuǎn)換器的主要技術(shù)指標(biāo)，926 集成AD轉(zhuǎn)換器及其應(yīng)用。（二）重點(diǎn)與難點(diǎn)重點(diǎn)：DA轉(zhuǎn)換器，AD轉(zhuǎn)換器。難點(diǎn)：倒T形電阻網(wǎng)絡(luò)DA轉(zhuǎn)換器， 權(quán)電流型DA轉(zhuǎn)換器， DA轉(zhuǎn)換器的輸出方式。并行比較型AD轉(zhuǎn)換器，雙積分型AD轉(zhuǎn)換器。（三）小結(jié)：AD轉(zhuǎn)換器和DA轉(zhuǎn)換器是組成現(xiàn)代數(shù)字系統(tǒng)的重

36、要部件，應(yīng)用日益廣泛。倒T形電阻網(wǎng)絡(luò)DA轉(zhuǎn)換器具有如下特點(diǎn)：電阻網(wǎng)絡(luò)僅有R和2R兩種阻值；各2R支路電流i與相應(yīng)0i數(shù)碼狀態(tài)無(wú)關(guān)，是一定值；由于支路電流流向運(yùn)放反相端時(shí)不存在傳輸時(shí)間，因而具有較高的轉(zhuǎn)換速度。在權(quán)電流型DA轉(zhuǎn)換器中， 由于恒流源電路和高速模擬開(kāi)關(guān)的運(yùn)用使其具有精度高、轉(zhuǎn)換速度快的優(yōu)點(diǎn)，雙極型單片集成DA轉(zhuǎn)換器多采用此種類(lèi)型電路oDA轉(zhuǎn)換器有兩種輸出方式。雙極型輸出電路與輸入編碼有關(guān)。無(wú)論哪種輸出方式，在使用時(shí)應(yīng)注意進(jìn)行零點(diǎn)和滿(mǎn)量程調(diào)節(jié)。不同結(jié)構(gòu)的AD轉(zhuǎn)換器有各自的特點(diǎn)，在要求轉(zhuǎn)換速度高的場(chǎng)合，可選用并行AD轉(zhuǎn)換器；在要求精度高的情況， 可以采用雙積分型AD轉(zhuǎn)換器， 當(dāng)然也可選用

37、高分辨率的其他形式AD轉(zhuǎn)換器，但成本會(huì)增加。由于逐次比較型AD轉(zhuǎn)換器在一定程度上兼顧了以上兩種轉(zhuǎn)換器的優(yōu)點(diǎn)，因此得到普遍應(yīng)用oAD轉(zhuǎn)換器和DA轉(zhuǎn)換器的主要技術(shù)參數(shù)是轉(zhuǎn)換精度和轉(zhuǎn)換速度。目前，AD，與DA轉(zhuǎn)換器的發(fā)展趨勢(shì)是高速度、高分辨率以及易于與微型計(jì)算機(jī)接口。七、本課程與其它課程的關(guān)系本課程是在開(kāi)設(shè)高等數(shù)字、大學(xué)物理學(xué)、電路分析、模擬電路的基礎(chǔ)上開(kāi)設(shè)的，它的后續(xù)課程有：微機(jī)原理與接口技術(shù)、數(shù)字系統(tǒng)設(shè)計(jì)、數(shù)字信號(hào)處理等課程。八、教學(xué)時(shí)數(shù)分配電子技術(shù)基礎(chǔ)（數(shù)字部分）課程教學(xué)時(shí)數(shù)分配表總學(xué)時(shí)：116 學(xué)分：× 章次各章標(biāo)題名稱(chēng)講授學(xué)時(shí)實(shí)驗(yàn)學(xué)時(shí)輔導(dǎo)學(xué)時(shí)備注第一章數(shù)字邏輯概論841第二章邏輯

38、代數(shù)與硬件描述語(yǔ)言基礎(chǔ)841第三章邏輯門(mén)電路841第四章組合邏輯電路1261第五章鎖存器和觸發(fā)器841第六章時(shí)序邏輯電路1261第七章存儲(chǔ)器、復(fù)雜可編程器件和現(xiàn)場(chǎng)可編程門(mén)陣列621第八章脈沖波形的變換與產(chǎn)生841第九章數(shù)模與模數(shù)轉(zhuǎn)換器841九、實(shí)驗(yàn)內(nèi)容與學(xué)時(shí)分配電子技術(shù)基礎(chǔ)（數(shù)字部分）課程實(shí)驗(yàn)教學(xué)一覽表序號(hào)項(xiàng)目名稱(chēng)學(xué)時(shí)實(shí)驗(yàn)類(lèi)型（驗(yàn)證、綜合、設(shè)計(jì)）是否為開(kāi)放實(shí)驗(yàn)備注1二極管和三極管組成的邏輯門(mén)電路2驗(yàn)證否2門(mén)電路的邏輯功能測(cè)試2驗(yàn)證否3常用組合邏輯功能器件的測(cè)試2驗(yàn)證否4用數(shù)據(jù)選擇器實(shí)現(xiàn)組合邏輯函數(shù)2驗(yàn)證否5血型關(guān)系檢測(cè)電路和表決電路4設(shè)計(jì)否6RS觸發(fā)器的功能測(cè)試及其應(yīng)用2驗(yàn)證否7三態(tài)觸發(fā)器的應(yīng)

39、用2驗(yàn)證否8集成移位寄存器的功能測(cè)試及其應(yīng)用2驗(yàn)證否9計(jì)數(shù)、譯碼、顯示電路實(shí)驗(yàn)2驗(yàn)證否10555時(shí)基電路及其應(yīng)2驗(yàn)證否11智力競(jìng)賽搶答器邏輯電路的設(shè)計(jì)4綜合否12交通信號(hào)燈控制電路4綜合否13A/D、D/A轉(zhuǎn)換電路2驗(yàn)證否14汽車(chē)尾燈控制電路4綜合否十、教材及參考書(shū)教材：電子技術(shù)基礎(chǔ)（數(shù)字部分），康華光主編，高等教育出版社，2006年1月。參考書(shū)：1數(shù)字電子技術(shù)基礎(chǔ)，閻石主編，高等教育出版社，1995年4月。2模擬電子技術(shù)基礎(chǔ)，童詩(shī)白主編，高等教育出版社，1998年3月。3數(shù)字電子技術(shù)基礎(chǔ)簡(jiǎn)明教程，清華大學(xué)電子學(xué)教研室編，高等教育出版社，1993年2月。4. Digital Electroni

40、cs A Simplified Approach. Robert D. Thompson， Publishing House of Electronics Industry, Pearson Education。十、主要教學(xué)方法與教學(xué)條件要求本課主要以理論講授和實(shí)驗(yàn)為主，理論講授最好用多媒體課件。對(duì)實(shí)驗(yàn)部分，要求用多功能電子綜合實(shí)驗(yàn)臺(tái)和多種集成芯片、及頻帶較寬的視波器、數(shù)字表等。十一、推薦的教學(xué)網(wǎng)站和相關(guān)專(zhuān)業(yè)文獻(xiàn)網(wǎng)站網(wǎng)址： 網(wǎng)址 ./programs/univ十二、其他考核方式為考試課，考試占70%，實(shí)驗(yàn)與作業(yè)占30%。制訂：電子信息工程系系 教研室：信息工程教研室 執(zhí)筆人：李國(guó)朝 審訂人：&

41、#215;×× 2008年5月電子技術(shù)基礎(chǔ)（數(shù)字部分）課程實(shí)驗(yàn)教學(xué)大綱一、課程編碼及課程名稱(chēng)課程編碼：課程名稱(chēng)：電子技術(shù)基礎(chǔ)（數(shù)字部分二、學(xué)時(shí)、學(xué)分及適用專(zhuān)業(yè)總學(xué)時(shí)數(shù)：36 學(xué)分：×適用專(zhuān)業(yè)：電子信息工程（本科）、通信工程（本科）、教育技學(xué)（本科）三、教學(xué)目標(biāo)讓學(xué)生獨(dú)立完成題目要求，進(jìn)一步加強(qiáng)學(xué)生獨(dú)立分析問(wèn)題和解決問(wèn)題的能力，培養(yǎng)學(xué)生的綜合設(shè)計(jì)及創(chuàng)新能力，為今后學(xué)習(xí)和實(shí)際工作打下良好的基礎(chǔ)。四、性質(zhì)和任務(wù)數(shù)字電子技術(shù)實(shí)驗(yàn)的是電子與通信類(lèi)專(zhuān)業(yè)的基礎(chǔ)實(shí)驗(yàn)課程。本課程與數(shù)字電子技術(shù)理論課程同步開(kāi)設(shè)，是理論教學(xué)的深化和補(bǔ)充，可作為電子類(lèi)、電氣類(lèi)、通信類(lèi)及計(jì)算機(jī)類(lèi)專(zhuān)業(yè)學(xué)生的

42、必修課。五、實(shí)驗(yàn)課程教學(xué)的基本要求本課程的目的和任務(wù)是通過(guò)若干實(shí)驗(yàn)項(xiàng)目的學(xué)習(xí)，使學(xué)生掌握數(shù)字電子技術(shù)實(shí)驗(yàn)的基本方法和實(shí)驗(yàn)技能，培養(yǎng)獨(dú)立分析問(wèn)題和解決問(wèn)題的能力。六、實(shí)驗(yàn)內(nèi)容序號(hào)實(shí)驗(yàn)項(xiàng)目名稱(chēng)基 本 內(nèi) 容實(shí)驗(yàn)學(xué)時(shí)每組人數(shù)實(shí)驗(yàn)要求實(shí)驗(yàn)類(lèi)型1二極管和三極管組成的邏輯門(mén)電路由二極管和三極管組成的邏輯門(mén)電路22( 1 ) 了解數(shù)字實(shí)驗(yàn)臺(tái)的使用方法。( 2 ) 掌握邏輯門(mén)電路的結(jié)構(gòu)和原理。驗(yàn)證2多諧振蕩器電路設(shè)計(jì)與測(cè)試22( 1 ) 掌握電路的結(jié)構(gòu)和原理。( 2 ) 掌握門(mén)電路的測(cè)試方法。3門(mén)電路的邏輯功能測(cè)試掌握萬(wàn)用表及示波器的使用方法。掌握門(mén)電路的邏輯功能的測(cè)試方法。22( 1 ) 掌握萬(wàn)用表及示波器

43、的使用方法。 ( 2 ) 掌握門(mén)電路的邏輯功能的測(cè)試方法。驗(yàn)證4常用組合邏輯功能器件的測(cè)試常用組合邏輯功能器件的測(cè)試22掌握組合邏輯電路的特點(diǎn)及一般分析方法。（ 2 ） 掌握中規(guī)模集成編碼器、譯碼器、數(shù)據(jù)選擇器、比較器的邏輯功能及簡(jiǎn)單應(yīng)用。驗(yàn)證5用數(shù)據(jù)選擇器實(shí)現(xiàn)組合邏輯函數(shù)用數(shù)據(jù)選擇器實(shí)現(xiàn)組合邏輯函數(shù)。22( 1 ) 了解數(shù)據(jù)選擇器的應(yīng)用。（ 2 ）了解并熟悉中規(guī)模集成電路設(shè)計(jì)邏輯電路的技巧。驗(yàn)證6血型關(guān)系檢測(cè)電路和表決電路設(shè)計(jì)血型關(guān)系檢測(cè)電路和表決電路。42( 1 ) 熟悉74LS138作為譯碼器的功能。（ 2 ）熟悉并掌握74LS138作為數(shù)據(jù)分配器時(shí)的功能。設(shè)計(jì)7RS觸發(fā)器的功能測(cè)試及其應(yīng)用 RS觸發(fā)器的功能測(cè)試及其應(yīng)用。22( 1 ) 熟悉基本RS、同步RS觸發(fā)器的電路結(jié)構(gòu)。（ 2 ） 掌握基本RS、同步RS觸發(fā)器的邏輯功能。驗(yàn)證8三態(tài)觸發(fā)器的應(yīng)用三態(tài)觸發(fā)器的應(yīng)用，學(xué)會(huì)用三態(tài)觸發(fā)器和鎖存器構(gòu)成功能電路。22( 1 ) 掌握三態(tài)觸發(fā)器和鎖存器的功能及使用方法。( 2 ) 學(xué)會(huì)用三態(tài)觸發(fā)器和鎖存器構(gòu)成功能電路。驗(yàn)證9集成移位寄存器的功能測(cè)試及其應(yīng)用集成移位寄存器的功能測(cè)試及其應(yīng)用22( 1 ) 掌握集成移位寄存器的工作原理及電路組成。（ 2 ）測(cè)試74LS194四位雙向集成移位寄存器的邏輯功能。驗(yàn)證10計(jì)數(shù)、譯碼、顯示