1、系系統統總總線線存儲器存儲器 運算器運算器 控制器控制器 接口與通信接口與通信 輸入輸入/輸出設備輸出設備史葦杭史葦杭辦公室：辦公室：306辦公電話：辦公電話子郵件：電子郵件： 計算機組成原理計算機組成原理 第四章第四章 存儲器存儲器一、存儲器的分類：一、存儲器的分類：包括各種不同的分類方式，不同存儲器的對比包括各種不同的分類方式，不同存儲器的對比識記識記二、存儲器的層次化結構：二、存儲器的層次化結構：理解理解Cache-主存主存-外存的層次結構設計原理和目的外存的層次結構設計原理和目的理解理解三、半導體隨機存取存儲器：三、半導體隨機存取存儲器：SRAM存儲器與存

2、儲器與 DRAM存儲器的工作原理存儲器的工作原理（注意（注意DRAM刷新相關問題，以及刷新相關問題，以及SRAM和和DRAM的對比）的對比）掌握掌握四、只讀存儲器：四、只讀存儲器：知道有知道有PROM、EPROM、EEPROM等不同種類的等不同種類的ROM了解了解五、主存與五、主存與CPU的連接：的連接：這是解決主存擴展問題的基礎這是解決主存擴展問題的基礎熟練掌握熟練掌握六、雙口六、雙口RAM和多模塊存儲器和多模塊存儲器掌握掌握七、高速緩沖存儲器（七、高速緩沖存儲器（Cache）1、程序訪問的局部性原理（選擇題點）、程序訪問的局部性原理（選擇題點）2、Cache的基本工作原理（要熟練掌握）的基

3、本工作原理（要熟練掌握）3、Cache和主存之間的映射方式和主存之間的映射方式 （不同映射方式的對比，以及相關的計算，綜合應用題點）（不同映射方式的對比，以及相關的計算，綜合應用題點）4、Cache中主存塊的替換算法（理解不同的替換算法的思想）中主存塊的替換算法（理解不同的替換算法的思想）5、Cache寫策略（了解寫直達和回寫的原理和目的）寫策略（了解寫直達和回寫的原理和目的）熟練掌握熟練掌握八、虛擬存儲器八、虛擬存儲器1、虛擬存儲器的基本概念、虛擬存儲器的基本概念 2、頁式虛擬存儲器、頁式虛擬存儲器3、段式虛擬存儲器、段式虛擬存儲器 4、段頁式虛擬存儲器、段頁式虛擬存儲器 5、TLB（快表）

4、（快表）（注意虛擬地址和物理地址的轉換問題，如何查段表和頁表；（注意虛擬地址和物理地址的轉換問題，如何查段表和頁表；TLB的原理和作用；平的原理和作用；平均訪問時間的計算等。）均訪問時間的計算等。）了解了解大綱要求大綱要求1、存儲器的設計，根據給定的存儲器芯片及要求進行主存設計，并畫出鏈接圖；存儲器的設計，根據給定的存儲器芯片及要求進行主存設計，并畫出鏈接圖；2、Cache的三種不同映射方式，的三種不同映射方式，Cache的替換策略及相關計算，的替換策略及相關計算，Cache的寫策略；的寫策略；3、虛擬存儲器的三種常見實現方式的優缺點，頁表，段表等的原理及其優化方法，虛擬存儲器的三種常見實現方

5、式的優缺點，頁表，段表等的原理及其優化方法， 以及相關計算。以及相關計算。 復習目標復習目標1、了解了解存儲器的種類，存儲器的種類，理解理解各類存儲器的工作原理，各類存儲器的工作原理，掌握掌握相關技術指標；相關技術指標；2、理解理解存儲器系統的層次結構，存儲器系統的層次結構，Cache主存和主存主存和主存輔存層次的作用輔存層次的作用 及程序訪問的局部性原理與存儲系統層次結構的關系，并能及程序訪問的局部性原理與存儲系統層次結構的關系，并能熟練進行熟練進行相關相關 分析和計算；分析和計算；3、理解理解半導體存儲芯片的外特性以及與半導體存儲芯片的外特性以及與CPU的鏈接；的鏈接；能夠能夠根據給定存儲

6、芯片根據給定存儲芯片 及要求進行主存設計；及要求進行主存設計；4、了解了解提高存儲器訪問速度的各種技術；提高存儲器訪問速度的各種技術；了解了解雙扣雙扣RAM和多模塊存儲器；和多模塊存儲器；掌掌 握握高位交叉和低位交叉多模塊存儲器的相關計算；高位交叉和低位交叉多模塊存儲器的相關計算；5、理解理解Cache的基本工作原理，的基本工作原理，理解理解Cache的三種映射方法并掌握相關計的三種映射方法并掌握相關計 算；算；理解理解Cache的替換算法及寫策略；的替換算法及寫策略；6、了解了解虛擬存儲器的基本概念及其三種常見的實現方式虛擬存儲器的基本概念及其三種常見的實現方式頁式、段式、段頁式、段式、段

7、頁式虛擬存儲器的原理及優缺點。頁式虛擬存儲器的原理及優缺點。重難點提示重難點提示存儲器的基本結構存儲器的基本結構 ( 功能功能 結構結構 ) 存儲器功能：存儲器功能：存放存放程序程序和和數據數據部件，并滿足在計算機執行的過程中，部件，并滿足在計算機執行的過程中， 能夠能夠隨機隨機訪問訪問這些這些程序程序和和數據數據。設計思路：設計思路：存放存放數據（一個一個的存取）數據（一個一個的存取）程序（一條一條的存取）程序（一條一條的存取）將每個存儲單元賦予編碼（單元地址）將每個存儲單元賦予編碼（單元地址）地址放哪？地址放哪？設置設置 “地址寄存器地址寄存器” MAR，存放地址，存放地址按地址訪問按地址

8、訪問在地址寄存器和存儲體之間是否加在地址寄存器和存儲體之間是否加 地址譯碼器地址譯碼器 ？決定于地址給出方式：直接給出決定于地址給出方式：直接給出 / 編碼給出編碼給出編碼給出（加地址譯碼器）編碼給出（加地址譯碼器）存（寫入）存（寫入）取（讀出）取（讀出）訪問訪問設計思路：設置一個存儲體，并將其分成一個一個的存儲單元。設計思路：設置一個存儲體，并將其分成一個一個的存儲單元。思考：教室里怎樣整齊存放學生？思考：教室里怎樣整齊存放學生？設計思路：設置一個一個的座椅。設計思路：設置一個一個的座椅。讀讀 寫寫存在兩個問題存在兩個問題數據存放數據存放為讀出和寫入的數據設置為讀出和寫入的數據設置 “數據緩

9、沖寄存器數據緩沖寄存器”MDR操作控制操作控制讀、寫讀、寫 控制線路（控制線路（R/W控制）控制）存儲器基本結構：存儲器基本結構：存儲體（由存儲單元構成）存儲體（由存儲單元構成）地址寄存器地址寄存器地址譯碼器地址譯碼器數據緩沖寄存器數據緩沖寄存器讀寫控制線路讀寫控制線路設計思路：設計思路：存儲器的基本結構存儲器的基本結構 存儲體存儲體驅動器驅動器譯碼器譯碼器地址寄存器地址寄存器MAR讀寫讀寫控制控制電路電路數據數據緩沖緩沖寄存器寄存器MDR地址總線：收地址信號地址總線：收地址信號數據總線：數據總線：收發數據信號收發數據信號讀讀寫寫存儲器的基本結構存儲器的基本結構 P72 先送地址后讀寫數據先送

10、地址后讀寫數據存儲器基本結構：存儲器基本結構：存儲體存儲體地址寄存器地址寄存器地址譯碼器地址譯碼器數據緩沖寄存器數據緩沖寄存器讀寫控制線路讀寫控制線路控制總線：收控制信號控制總線：收控制信號1232第四章第四章 存儲器存儲器1、存儲器的分類、存儲器的分類2、存儲器的層次結構（三級存儲系統）、存儲器的層次結構（三級存儲系統）3、主存儲器（內存、主存儲器（內存 Main memory） 4、高速緩沖存儲器（、高速緩沖存儲器（Cache）5、虛擬存儲器（、虛擬存儲器（Virtual Memory）6、相聯存儲器（了解）、相聯存儲器（了解）在電路中，在電路中，一個觸發器一個觸發器能存儲能存儲一位二進制

11、代碼一位二進制代碼。一個觸發器電路一個觸發器電路稱為一個稱為一個存儲元（存儲位）存儲元（存儲位），是存儲器中的最小單位。，是存儲器中的最小單位。若干個存儲元組成一個若干個存儲元組成一個存儲單元存儲單元，多個存儲單元組成，多個存儲單元組成存儲器存儲器。 根據存儲元件的性能及使用方法不同，存儲器有各種不同的分類方法根據存儲元件的性能及使用方法不同，存儲器有各種不同的分類方法:1、存儲器的分類、存儲器的分類存儲介質存儲介質存取方式存取方式存儲作用存儲作用半導體存儲器（電路）半導體存儲器（電路） 只讀存儲器只讀存儲器ROM 隨機讀寫存儲器隨機讀寫存儲器RAM隨機存取隨機存取主存儲器主存儲器磁性存儲器磁

12、性存儲器串行存取串行存取輔助存儲器輔助存儲器光存儲器光存儲器高速緩沖存儲器高速緩沖存儲器1、按存儲介質分：、按存儲介質分： 半導體存儲器（易失）：半導體存儲器（易失）： 用半導體器件組成的存儲器（用半導體器件組成的存儲器（內存內存）。）。 磁性存儲器（不易失）：磁性存儲器（不易失）：磁芯存儲器（硬盤）、磁表面存儲器（磁帶）。磁芯存儲器（硬盤）、磁表面存儲器（磁帶）。 光盤存儲器（不易失）：光盤存儲器（不易失）：光敏材料（光盤）。光敏材料（光盤）。2、按存取方式分：、按存取方式分： 存取時間與物理地址無關（隨機訪問）：存取時間與物理地址無關（隨機訪問）：隨機讀寫存儲器隨機讀寫存儲器RAM、 只讀

13、存儲器只讀存儲器ROM 存取時間與物理地址有關（串行訪問）：存取時間與物理地址有關（串行訪問）：順序存取存儲器（磁帶）順序存取存儲器（磁帶） 直接存取存儲器（磁盤）直接存取存儲器（磁盤）隨機讀寫存儲器隨機讀寫存儲器(RAM)：在程序執行過程中在程序執行過程中可讀可寫可讀可寫。只讀存儲器只讀存儲器(ROM)：在程序執行過程中：在程序執行過程中只讀只讀。 1、存儲器的分類、存儲器的分類半導體存儲器又分半導體存儲器又分雙極型雙極型與與MOS型型兩種類型。兩種類型。雙極型雙極型存儲器速度快，存儲器速度快，MOS型型存儲器容量大存儲器容量大1、存儲器的分類、存儲器的分類3、按在計算機中的作用分類、按在計

14、算機中的作用分類（磁盤、磁帶、光盤）（磁盤、磁帶、光盤）高速緩沖存儲器高速緩沖存儲器（Cache）存存儲儲器器主存儲器主存儲器輔助存儲器輔助存儲器RAMROMSRAM 靜態靜態DRAM 動態動態MROMMROM（掩膜（掩膜ROMROM）PROMPROM（一次可編程（一次可編程ROMROM）EPROMEPROM（可擦除可編程（可擦除可編程ROMROM） VERPROMVERPROM（紫外線擦除）（紫外線擦除） EEPROMEEPROM（電擦除）（電擦除）FLASH MemoryFLASH Memory 閃速存儲器閃速存儲器第四章第四章 存儲器存儲器1、存儲器的分類、存儲器的分類2、存儲器的層次結

15、構（三級存儲系統）、存儲器的層次結構（三級存儲系統）3、主存儲器（內存、主存儲器（內存 Main memory） 4、高速緩沖存儲器（、高速緩沖存儲器（Cache）5、虛擬存儲器（、虛擬存儲器（Virtual Memory）6、相聯存儲器（了解）、相聯存儲器（了解）輔助存儲器輔助存儲器2、存儲器的層次結構、存儲器的層次結構用途：用途：存儲器是計算機中用于存儲存儲器是計算機中用于存儲程序和數據程序和數據的重要部件。的重要部件。對其要求：對其要求： 盡可能盡可能 快快 的的 讀寫速度讀寫速度、 盡可能盡可能 大大 的的 存儲容量、存儲容量、 盡可能盡可能 低低 的的 成本費用。成本費用。怎樣才能同

16、時實現這些要求呢？顯然用一種存儲介質是不行的。怎樣才能同時實現這些要求呢？顯然用一種存儲介質是不行的。因此在現代計算機系統中，因此在現代計算機系統中，用用多級存儲器多級存儲器把要用的把要用的程序和數據程序和數據，按其，按其使用的使用的緊迫程度緊迫程度分段調入分段調入存儲容量不同存儲容量不同、運行速度不同運行速度不同的存儲器中。的存儲器中。由由高速緩沖存儲器高速緩沖存儲器、主存儲器主存儲器、輔助存儲器輔助存儲器組成組成三級結構三級結構的存儲器，的存儲器，由系統由系統統一調度、統一管理統一調度、統一管理。名稱名稱簡稱簡稱用途用途特點特點高速緩沖存儲器高速緩沖存儲器Cache高速存取正在執行的高速存

17、取正在執行的指令和指令和數據（半導體存儲器）數據（半導體存儲器）存取速度存取速度快快，但存儲容量但存儲容量小。小。主存儲器主存儲器主存主存/內存內存存取正在執行的存取正在執行的指令和數據指令和數據（半導體存儲器）（半導體存儲器）存取速度存取速度較快較快，存儲容量存儲容量較大。較大。輔助存儲器輔助存儲器輔存輔存持久存取持久存取所有程序和大型數所有程序和大型數據（磁性光敏）據（磁性光敏）存取速度存取速度慢，慢，存儲容量存儲容量大。大。高速緩沖存儲器也有兩種：高速緩沖存儲器也有兩種： 一是在一是在CPU內部內部（一級（一級CACHE、二級、二級CACHE）。）。 CPU通過通過內部總線內部總線對其進

18、行讀對其進行讀/寫操作。寫操作。 一是在一是在CPU外，主板上外，主板上 CPU通過通過存儲器總線存儲器總線對其進行讀對其進行讀/寫操作。寫操作。 2、存儲器的層次結構、存儲器的層次結構內部有內部有Cache的的CPU比較貴，因為比較貴，因為Cache需要占用大量的晶體管，是需要占用大量的晶體管，是CPU晶體晶體管總數中占得最多的一個部分，管總數中占得最多的一個部分，高容量的高容量的Cache成本相當高！成本相當高！所以所以Intel和和AMD，常常以，常常以L2容量的差異來作為高端和低端產品的分界標準。容量的差異來作為高端和低端產品的分界標準。 三級結構的存儲器系統，是三級結構的存儲器系統，

19、是圍繞圍繞主存儲器（內存）主存儲器（內存）來組織和運行的。來組織和運行的。就是說，設計與運行程序是針對主存儲器進行的，充分表明主存儲器就是說，設計與運行程序是針對主存儲器進行的，充分表明主存儲器在計算機系統中舉足輕重的地位。在計算機系統中舉足輕重的地位。CPU不能直接訪問不能直接訪問輔助存儲器輔助存儲器，程序與數據程序與數據從從輔助存儲器輔助存儲器調入調入內存內存后，后，再從再從內存內存調入調入CACHE， CPU訪問訪問CACHE，讀寫程序和數據。讀寫程序和數據。1、存儲器的層次結構、存儲器的層次結構輔助存儲器輔助存儲器Cache 1、存儲器的層次結構、存儲器的層次結構緩存緩存CPU主存主存

20、輔存輔存緩存緩存 主存主存 層次層次10 ns20 ns200 nsms（速度）（速度）（容量）（容量）主存主存 輔輔存存 層次層次高高低低小小大大快快慢慢寄存器寄存器高速緩存高速緩存主存主存 輔助存儲器輔助存儲器速度速度容量容量價格價格CPUCPU主機主機1s(秒秒)=1000ms (毫秒毫秒) 1 ms=1000s(微秒微秒) 1s=1000ns(納秒納秒)多級存儲系統可以實現的前提多級存儲系統可以實現的前提: 程序運行時的局部性。程序運行時的局部性。時間局部性：時間局部性： 在一小段時間內，在一小段時間內，最近被訪問最近被訪問過的程序和數據很可能再次被訪問。過的程序和數據很可能再次被訪問

21、。空間局部性：空間局部性： 在空間上，這些在空間上，這些被頻繁訪問被頻繁訪問的程序和數據往往集中在一小片存儲區。的程序和數據往往集中在一小片存儲區。訪問順序局部性：訪問順序局部性： 在訪問順序上，指令在訪問順序上，指令順序執行順序執行比轉移執行的可能性大（約比轉移執行的可能性大（約5:1）如果按照使用的如果按照使用的緊迫與頻繁緊迫與頻繁程度，合理的把程序和數據分配在不同的存儲程度，合理的把程序和數據分配在不同的存儲介質中。選用生產與介質中。選用生產與運行運行成本不同成本不同、存儲容量不同存儲容量不同、讀寫速度不同讀寫速度不同的的多種多種存儲介質存儲介質，組成一個，組成一個統一的存儲器系統統一的

22、存儲器系統，使每種介質都起到不同的作用，使每種介質都起到不同的作用，充分發揮各自在充分發揮各自在速度速度、容量容量、成本成本方面的優勢，從而達到最優性能價格比。方面的優勢，從而達到最優性能價格比。例如：例如：用容量最小、速度最快的用容量最小、速度最快的SRAM芯片組成芯片組成CACHE， 用容量較大、速度適中的用容量較大、速度適中的DRAM芯片組成芯片組成主存儲器主存儲器（核心核心） 用容量特大、速度極慢的用容量特大、速度極慢的磁盤設備磁盤設備構成構成輔助存儲器輔助存儲器。1、存儲器的層次結構、存儲器的層次結構層次存儲系統遵循的原則：層次存儲系統遵循的原則：1）一致性原則：）一致性原則： 處于

23、不同存儲器中的同一個處于不同存儲器中的同一個數據應保持相同數據應保持相同的值。的值。2）包含性原則：）包含性原則： 處在處在內層內層（距離（距離CPU近）的數據一定近）的數據一定被包含在被包含在其其外層外層的存儲器中，的存儲器中， 反之則不成立。反之則不成立。 （即內層存儲器中的數據是其相鄰外層存儲器部分數據的（即內層存儲器中的數據是其相鄰外層存儲器部分數據的復制品復制品）1、存儲器的層次結構、存儲器的層次結構第四章第四章 存儲器存儲器1、存儲器的分類、存儲器的分類2、存儲器的層次結構（三級存儲系統）、存儲器的層次結構（三級存儲系統）3、主存儲器（內存、主存儲器（內存 Main memory）

24、 4、高速緩沖存儲器（、高速緩沖存儲器（Cache）5、虛擬存儲器（、虛擬存儲器（Virtual Memory）6、相聯存儲器（了解）、相聯存儲器（了解）輔助存儲器輔助存儲器3.1、主存儲器概述、主存儲器概述3.2、主存儲器構成、主存儲器構成 3.2.1、存儲位（、存儲位（RAM,ROM）3.2.2、存、存儲單元（地址譯碼）儲單元（地址譯碼） 3.2.3、存儲器（芯片封裝）、存儲器（芯片封裝）3、主存儲器（內存）、主存儲器（內存）存儲單元存儲單元存儲器存儲器存儲位存儲位主存儲器的構成：主存儲器的構成：RAM（隨機讀寫存儲器）（隨機讀寫存儲器） SRAM（靜態（靜態RAM）: 靜態靜態RAM分雙

25、極型和分雙極型和MOS型兩類。型兩類。DRAM（動態（動態RAM）: 動態動態RAM只有只有MOS型。型。 ROM（只讀存儲器）（只讀存儲器）MROM（掩膜（掩膜ROM）PROM（一次可編程（一次可編程ROM）EPROM（可擦除可編程（可擦除可編程ROM） VERPROM（紫外線擦除）（紫外線擦除） EEPROM（電擦除）（電擦除）FLASH Memory（閃速存儲器）（閃速存儲器）3.1、主存儲器概述、主存儲器概述SRAM存儲器：存儲器： 存取速度存取速度快快、集成度、集成度低低、位平均、位平均功耗高功耗高，小容量主存小容量主存。DRAM存儲器：存儲器：存取速度存取速度慢慢、集成度、集成度高

26、高、位平均、位平均功耗低功耗低，大容量主存大容量主存。半導體半導體存儲器存儲器3.1、主存儲器概述、主存儲器概述主存：主存：在計算機中，存儲在計算機中，存儲正在運行正在運行的（部分）的（部分）程序和數據程序和數據的部件。的部件。主存：主存：通過通過地址總線地址總線、數據總線數據總線、控制總線控制總線與與CPU等其他部件相連。等其他部件相連。地址總線地址總線 Address Bus: 傳送地址信號。傳送地址信號。它的位數決定了它的位數決定了CPU可訪問的最大內存空間可訪問的最大內存空間。 (例如：例如：k=32位地址訪問位地址訪問4G的主存空間的主存空間)數據總線數據總線 Data Bus: 傳

27、送數據信號。傳送數據信號。它的位數是它的位數是8的整數倍。的整數倍。控制總線控制總線 Control Bus: 傳輸控制器發出的控制信號，和部件執行操作傳輸控制器發出的控制信號，和部件執行操作的反饋信號。的反饋信號。指標指標含義含義表現表現單位單位存儲容量存儲容量一個存儲器中，包含的一個存儲器中，包含的存儲單元總數。存儲單元總數。主存的容量主存的容量 存儲字，字節存儲字，字節一個字節一個字節=8位位一個字一個字=2字節字節存取時間存取時間從一次從一次讀（寫）操作命令讀（寫）操作命令發出，將發出，將數據讀數據讀入（取出）數據緩沖器入（取出）數據緩沖器后后，該操作完成所該操作完成所經歷的時間。經歷

28、的時間。主存的速度主存的速度納秒納秒存儲周期存儲周期相鄰相鄰兩次讀（寫）操作，兩次讀（寫）操作，所需間隔的最小所需間隔的最小時間。（存取時間時間。（存取時間+信號恢復時間）信號恢復時間）主存的速度主存的速度納秒納秒存儲器存儲器帶寬帶寬單位時間單位時間內，存儲器所存取的數據總量。內，存儲器所存取的數據總量。（衡量（衡量數據傳輸速率數據傳輸速率的重要技術指標）的重要技術指標） 主存的速度主存的速度字節字節/秒秒主存儲器的性能指標主存儲器的性能指標：存儲容量存儲容量、存取時間存取時間、存儲周期存儲周期、存儲器帶寬存儲器帶寬。 3.1、主存儲器概述、主存儲器概述1s(秒秒)=1000ms (毫秒毫秒)

29、 1 ms=1000s(微秒微秒) 1s=1000ns(納秒納秒)3、主存儲器、主存儲器存儲單元存儲單元存儲位存儲位存儲器存儲器3.1、主存儲器概述、主存儲器概述3.2、主存儲器構成、主存儲器構成 3.2.1、存儲位（存儲位（RAM,ROM）3.2.2、存、存儲單元（地址譯碼）儲單元（地址譯碼） 3.2.3、存儲器（芯片封裝）、存儲器（芯片封裝）Review: 晶體三極管與反相電路晶體三極管與反相電路 三極管三極管：集電極、發射極、基極集電極、發射極、基極 （相當于一個（相當于一個電子開關。）電子開關。）三極管構成了一個三極管構成了一個反相器反相器電路，完成電路，完成邏輯取反邏輯取反功能。功能

30、。反相器反相器電路是構成其他數字邏輯線路的基礎電路。電路是構成其他數字邏輯線路的基礎電路。+Vcc(+5V)+Vcc電源電源電阻電阻集電極集電極輸入輸入基極基極輸出輸出發射極發射極接地接地接地接地輸入輸入輸出輸出兩個反相器兩個反相器基極基極 輸入高電平輸入高電平 0.7 V （三極管導通三極管導通）電流通過電阻，從集電極流向發射極電流通過電阻，從集電極流向發射極集電極集電極與與發射極發射極之間電壓差接近之間電壓差接近0V。所以所以集電極集電極輸出電平為輸出電平為0 V，基極基極 輸入低電平輸入低電平 = 0 V（三極管截止三極管截止）電流不能通過集電極流向發射極電流不能通過集電極流向發射極集電

31、極集電極與與發射極發射極之間電壓差高，比如之間電壓差高，比如 4 V，所以所以集電極集電極輸出電平為輸出電平為4 V。1） SRAM_靜態隨機存儲器靜態隨機存儲器: 存儲位存儲位 存儲機理：存儲機理：利用雙穩態觸發器保存數據（利用雙穩態觸發器保存數據（0或或1）。）。 存存 1：T1導通、導通、T2截止截止 存存 0：T1截止、截止、T2導通導通 字線字線 Z：連連地址線地址線 位線位線W：連連數據線數據線 分析：分析： （1）保持數據：）保持數據：不送地址信號（不送地址信號（Z=0，T5T6截止）截止） （2）讀出：）讀出：送地址（送地址（Z=1, T5T6導通），發讀命令導通），發讀命令

32、（3）寫入：）寫入：送地址（送地址（Z=1, T5T6導通），送數據（導通），送數據（W=0/1），發寫命令），發寫命令3.2.1、位單元構成、位單元構成Z=1W=1讀讀0 寫寫0W=1讀讀1 寫寫1SRAM：容量小、存取速度快、靜態無需刷新電路。容量小、存取速度快、靜態無需刷新電路。（小容量（小容量Cache） 數據線數據線 數據線數據線地址線地址線 六管靜態位單元六管靜態位單元2） DRAM_動態隨機存儲器動態隨機存儲器: 存儲位存儲位 存儲機理：存儲機理：利用利用MOS電路中柵板電容保存數據。電路中柵板電容保存數據。 存存 1：電容有電荷電容有電荷 存存 0：電容無電荷電容無電荷 字線字

33、線Z：連連地址線地址線 位線位線W：連連數據線數據線 分析：分析： （1）保持信息：）保持信息：不送地址信號（不送地址信號（Z=0，T截止）截止） （2）讀出：）讀出：送地址（送地址（Z=1 ，T導通），發讀命令導通），發讀命令 （3）寫入：）寫入：送地址（送地址（Z=1 ，T導通），送數據（導通），送數據（W=0/1），發寫命令），發寫命令3.2.1、位單元構成、位單元構成+-單管動態位單元單管動態位單元DRAM：容量大、存取速度慢、動態需要刷新電路。容量大、存取速度慢、動態需要刷新電路。（大容量內存）（大容量內存） W=1 讀讀1 寫寫1地址線地址線 Z=13.2.1、位單元構成、位單元構

34、成3） ROM_只讀存儲器只讀存儲器: 存儲位存儲位 ROM位單元示意圖位單元示意圖有電流有電流導通導通 讀讀0生產時，若存生產時，若存“1”就燒斷。就燒斷。并可通過不同技術實現改寫，并可通過不同技術實現改寫，即該處可連即該處可連 / 可斷。可斷。3、主存儲器、主存儲器通過地址譯碼通過地址譯碼尋找存儲單元尋找存儲單元存儲位存儲位存儲器存儲器存儲單元存儲單元3.1、主存儲器概述、主存儲器概述3.2、主存儲器構成、主存儲器構成 3.2.1、存儲位（、存儲位（RAM,ROM）3.2.2、存、存儲單元（地址譯碼）儲單元（地址譯碼） 3.2.3、存儲器（芯片封裝）、存儲器（芯片封裝）3.2.2、地址譯碼

35、、地址譯碼地址譯碼器地址譯碼器：把地址信號翻譯成，對應：把地址信號翻譯成，對應存儲單元存儲單元的選擇信號。的選擇信號。單譯碼：單譯碼：（字結構字結構存儲器）存儲器）32條選擇線（字線）條選擇線（字線）W0-W31某選擇線被選中時，同一行中某選擇線被選中時，同一行中的各位的各位b0-b7都被選中。都被選中。由讀由讀/寫電路對該寫電路對該存儲單元存儲單元內容內容一并進行讀寫操作。一并進行讀寫操作。單譯碼單譯碼適用于適用于小容量小容量存儲器存儲器 一個譯碼器一個譯碼器 雙譯碼雙譯碼適用于適用于大容量大容量存儲器存儲器 X方向和方方向和方Y向向兩個譯碼器兩個譯碼器3.2.2、地址譯碼、地址譯碼目前大容

36、量存儲器都采用雙向譯碼方式。目前大容量存儲器都采用雙向譯碼方式。雙譯碼比單譯碼使用的選擇線少雙譯碼比單譯碼使用的選擇線少, 為什么？為什么？雙譯碼：雙譯碼：（位結構位結構存儲器）存儲器）把把K位地址線分成接近相等的位地址線分成接近相等的兩段兩段，一段為水平方向一段為水平方向X地址線地址線，供供X地址譯碼器譯碼，地址譯碼器譯碼，一段為垂直方向一段為垂直方向Y地址線地址線，供供Y地址譯碼器譯碼。地址譯碼器譯碼。X和和Y兩個方向選擇線的兩個方向選擇線的交叉點交叉點選中某一選中某一存儲位存儲位。例如：例如：12位地址線位地址線 雙譯碼器雙譯碼器 64+64=128 根選擇線根選擇線 單譯碼器單譯碼器

37、4096 根選擇線根選擇線3、主存儲器、主存儲器存儲位存儲位存儲器存儲器存儲單元存儲單元3.1、主存儲器概述、主存儲器概述3.2、主存儲器構成、主存儲器構成 3.2.1、存儲位（、存儲位（RAM,ROM）3.2.2、存、存儲單元（地址譯碼）儲單元（地址譯碼） 3.2.3、存儲器（芯片封裝）、存儲器（芯片封裝）存儲器的封裝存儲器的封裝（藍色的封裝方式，芯片的引腳太多）（藍色的封裝方式，芯片的引腳太多）地地址址信信號號線線地址信號線地址信號線Intel2114123456789101112131415161718Intel2114A6A5A4A3A0A1A2GNDCSWEI/O4I/O3I/O2I

38、/O1A9A8A7VCC(a )A0A1A2A3A4A5A6A7A8A9WECS(b )I/O2I/O3I/O4I/O1Intel 2114引腳及邏輯符號引腳及邏輯符號 (a) 引腳引腳 (b) 邏輯符號邏輯符號 RAM存儲芯片的封裝存儲芯片的封裝3.2.3、主存儲器組成、主存儲器組成地址線地址線數據線數據線讀寫讀寫信號信號片選片選信號信號內存條是由內存條是由多個存儲芯多個存儲芯片擴展而成片擴展而成存儲芯片輸入輸出數據時，通過存儲芯片輸入輸出數據時，通過三態門電路三態門電路與與數據總線數據總線相連。相連。由由片選信號片選信號/CS和和讀寫信號讀寫信號/WE一起來控制三態門。一起來控制三態門。寫入：寫入：CS=1，/W=0，從從數據總線數據總線寫入寫入數據到存儲芯片。數據到存儲芯片。讀出：讀出：CS=1，/W=1，由存儲芯片由存儲芯片讀出讀出數據到數據總線上。數據到數據總線上。注意：注意：讀、寫操作讀、寫操作分時分時進行