1、07電子信息工程、通信工程（興）：4月19日下午4月26日下午5月9日上午5月10日下午實(shí)驗(yàn)一 集成“與非門(mén)”參數(shù)測(cè)試一、實(shí)驗(yàn)?zāi)康?1、熟悉數(shù)字電路實(shí)驗(yàn)臺(tái)；2、熟悉TTL和CMOS集成電路的特點(diǎn)及其使用方法；3、理解TTL和CMOS集成門(mén)參數(shù)的測(cè)試原理；4、掌握TTL和CMOS集成門(mén)參數(shù)和邏輯功能的測(cè)試方法。二、TTL與非門(mén)靜態(tài)參數(shù)測(cè)試原理1、空載導(dǎo)通電源電流ICCL(或?qū)?yīng)的空載導(dǎo)通功耗PON)ICCL是指輸入端全部懸空（或輸入端全部接高電平），與非門(mén)處于導(dǎo)通狀態(tài)時(shí)，電源提供的電流。將空載導(dǎo)通電流ICCL乘以電源電壓就得到空載導(dǎo)通功率PON，即 PONICCL*VCC測(cè)試電路，如圖1-1所示

2、。測(cè)試條件：輸入端懸空或接高電平，輸出空載，VCC=5V。通常對(duì)74LS系列每個(gè)與非門(mén)要求小于3mW。注意：所測(cè)電流為芯片中所有與非門(mén)的總電流。2、空載截止電源電流ICCH(或?qū)?yīng)的空載截止功耗POFF)ICCH是指與非門(mén)至少有一個(gè)輸入端接低電平，輸出端開(kāi)路時(shí)電源提供的電流?？蛰d截止功耗POFF為空載截止時(shí)電源電流ICCH與電源電壓之積，即 POFFICCH*VCC測(cè)試電路如圖12所示。注意，被測(cè)量芯片的所有門(mén)均要有一個(gè)輸入端接地。測(cè)試條件：輸入端接低電平（或接地），輸出空載，VCC=5V。通常對(duì)74LS系列每個(gè)與非門(mén)要求小于1mW。注意：所測(cè)電流為芯片中所有與非門(mén)的總電流。 mA 圖1-1

3、ICCL測(cè)試電路 ICCL VCC mAVCC ICCH 圖1-2ICCH測(cè)試電路3、低電平輸入電流IIL與非門(mén)的低電平輸入電流IIL是指被測(cè)輸入端接低電平，其余輸入端懸空或接VCC，輸出端空載時(shí)，由被測(cè)輸入端流出的電流值。因?yàn)殚T(mén)電路的輸入電流通常就是前級(jí)門(mén)電路的負(fù)載電流，其大小直接影響前級(jí)電路驅(qū)動(dòng)負(fù)載的個(gè)數(shù)，所以這一參數(shù)非常重要。必要時(shí)要對(duì)門(mén)的每個(gè)輸入端進(jìn)行測(cè)試。測(cè)試電路如圖1-3所示。測(cè)試條件：被測(cè)輸入端通過(guò)電流表接地，其余輸入端懸空或接VCC，輸出空載，VCC=5V。74LS系列低電平輸入電流IIL典型值為0.4mA。 mAVCC IiL 圖1-3 IIL測(cè)試電路4、電壓傳輸特性電壓傳輸

4、特性是指門(mén)電路輸出電壓Vo隨輸入電壓Vi而變化的曲線。電壓傳輸特性的測(cè)試電路如圖1-4所示，調(diào)節(jié)Rw，使Vi從0v至5v變化，逐點(diǎn)測(cè)出Vo和Vi，填入表1-1中，再根據(jù)實(shí)測(cè)數(shù)據(jù)繪出電壓傳輸特性曲線，從曲線上讀出VOH(標(biāo)準(zhǔn)輸出高電平)、VOL(標(biāo)準(zhǔn)輸出低電平)、VIL(MAX)和VIH(MIN)。 VCC=5V RW 1K VO Vi 圖1-4 電壓傳輸特性測(cè)試表1-1VI(V)0.30.51.01.21.31.41.52.02.4VO(V)通常對(duì)74LS系列要求VOH2.4V，VOL0.8V, VIH(MIN)2V。5、扇出系數(shù)NO扇出系數(shù)NO是指輸出端最多能帶同類(lèi)門(mén)的個(gè)數(shù)，它反映了與非門(mén)的

5、最大負(fù)載能力。NOIOL（MAX）/IIL,其中IOL（MAX）為VOL8。 mA 圖1-5 NO測(cè)試電路 VVCC=5V +-+-2701K三、CMOS與非門(mén)參數(shù)測(cè)試原理1、輸出高電平VOH和輸出低電平VOL一般CMOS門(mén)電路的供電電源可為318V（HCMOS的供電電源可為26V），因此CMOS門(mén)的高低電平和TTL門(mén)電路的高低電平（固定）不一樣,它隨供電電源而變。一般輸出電平為：VOH0.9VDD,VOL=0.1 VDD。測(cè)試電路如圖1-6所示。 VDD V+-圖1-6 VOL、VOH測(cè)試電路測(cè)試方法：（1）供電電源VDD取5V，將與非門(mén)的兩個(gè)輸入端并接，并將其與VDD連接，測(cè)量其輸出電壓，

6、即為VOL。注意：為保證輸出開(kāi)路，測(cè)量用的電壓表的內(nèi)阻要足夠大，最好用數(shù)字電壓表；（2）供電電源VDD取5V，將與非門(mén)的兩個(gè)輸入端并接，并將其與地連接，測(cè)量其輸出電壓，即為VOH；(3) 供電電源VDD取3V，重復(fù)步驟（1）、（2）測(cè)量，并將測(cè)量結(jié)果填入表1-2中。3V電源可由5V通過(guò)電阻分壓取得。 表1-2VDD(V)VOLVOH532、電壓傳輸特性測(cè)試電路參考圖1-4。測(cè)試方法與TTL與非門(mén)測(cè)試相同。3、CMOS門(mén)的靜態(tài)功耗測(cè)試電路和方法及其它主要參數(shù)的測(cè)試與TTL與非門(mén)測(cè)試相同，所不同的是TTL與非門(mén)的多余端允許懸空，而CMOS門(mén)則不允許。另外、CMOS門(mén)是微功耗器件，其電流值要小得多，

7、實(shí)驗(yàn)室給定的儀器難以測(cè)出。四、實(shí)驗(yàn)內(nèi)容 1、邏輯功能測(cè)試；2、TTL與非門(mén)主要參數(shù)測(cè)試（ICCL、ICCH、IIL、電壓傳輸特性及扇出系數(shù)NO）；3、CMOS與非門(mén)參數(shù)測(cè)試（輸出高電平VOH和輸出低電平VOL及電壓傳輸特性）。五、實(shí)驗(yàn)預(yù)習(xí)要求1、 復(fù)習(xí)門(mén)電路的工作原理，了解與非門(mén)主要參數(shù)的定義及意義；2、 熟悉各測(cè)試電路，了解測(cè)試原理和測(cè)試方法；3、 熟悉74LS00和74HC00的引腳排列。六、實(shí)驗(yàn)報(bào)告1、記錄、整理實(shí)驗(yàn)結(jié)果，并對(duì)結(jié)果進(jìn)行分析；2、畫(huà)出實(shí)測(cè)的電壓傳輸特性曲線，確定VON、VOFF、VOL、VOH、VNL、VNH等參數(shù)值；3、將實(shí)測(cè)的CMOS與非門(mén)各參數(shù)及電壓傳輸特性曲線與TT

8、L與非門(mén)各參數(shù)及電壓傳輸特性曲線進(jìn)行比較分析。七、實(shí)驗(yàn)器材1、數(shù)字電路實(shí)驗(yàn)臺(tái)2、數(shù)字萬(wàn)用表3、器件 74HC00 四二輸入與非門(mén) 1片 74LS00 四二輸入與非門(mén) 1片 實(shí)驗(yàn)2 組合邏輯電路設(shè)計(jì)（一）一、 實(shí)驗(yàn)?zāi)康?、 掌握用基本邏輯門(mén)設(shè)計(jì)組合邏輯電路的方法；2、 熟悉各種邏輯門(mén)電路的應(yīng)用及其應(yīng)用電路功能的測(cè)試方法。二、用SSI設(shè)計(jì)組合電路的一般方法根據(jù)給出的實(shí)際邏輯問(wèn)題，求出實(shí)現(xiàn)這一邏輯功能的最簡(jiǎn)邏輯電路。用SSI設(shè)計(jì)組合邏輯電路的一般步驟如圖-1所示。邏輯抽象邏輯真值表邏輯函數(shù)式選定器件類(lèi)型化簡(jiǎn)邏輯函數(shù)邏輯電路圖圖-1 用SSI設(shè)計(jì)組合電路的一般步驟用小規(guī)模集成門(mén)電路設(shè)計(jì)組合邏輯電路時(shí)，

9、通常要先根據(jù)具體設(shè)計(jì)任務(wù)的要求列出邏輯真值表，將真值表轉(zhuǎn)化為對(duì)應(yīng)的邏輯函數(shù)式，再根據(jù)所選器件的類(lèi)型（如“與門(mén)”、“或門(mén)”、“非門(mén)”、“與非門(mén)”等），將函數(shù)式化簡(jiǎn)，最后根據(jù)化簡(jiǎn)的邏輯函數(shù)式，畫(huà)出邏輯電路的連接圖。至此，原理性設(shè)計(jì)基本完成。實(shí)際上，工程設(shè)計(jì)還必須考慮帶載能力和抗干擾問(wèn)題等，這些已超出了本實(shí)驗(yàn)要求范圍，故不予以討論。三、設(shè)計(jì)舉例1.題目設(shè)計(jì)一個(gè)監(jiān)視交通燈工作狀態(tài)的邏輯電路。交通燈每組信號(hào)由紅、黃、綠三盞燈組成。正常工作情況下，任何時(shí)刻必有一盞燈亮，而且只允許有一盞燈亮。若某一時(shí)刻無(wú)一盞燈亮或兩盞以上同時(shí)點(diǎn)燈亮，則表示電路發(fā)生了故障。監(jiān)視交通燈工作狀態(tài)的邏輯電路的功能就是要求能檢測(cè)出這

10、一故障信號(hào)。2.設(shè)計(jì)步驟1）邏輯抽象。取紅、黃、綠三盞燈的狀態(tài)為輸入變量，分別用R、Y、G表示，并規(guī)定燈亮?xí)r為“1”，不亮?xí)r為“0”。取故障信號(hào)為輸出變量，以F表示，并規(guī)定正常工作狀態(tài)下F為“0”，發(fā)生故障時(shí)F為“1”。在作出以上規(guī)定后，根據(jù)題意可列出真值表如表-1所示。2）寫(xiě)出邏輯表達(dá)式。由真值表可求得： 表-1 真值表 R Y G F 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 110010111 3）選定器件類(lèi)型。用小規(guī)模數(shù)字集成邏輯門(mén)電路：74LS00、74LS20實(shí)現(xiàn)。4）化簡(jiǎn)邏輯函數(shù)。用卡諾圖方法將函數(shù)化為最簡(jiǎn)“與-或”形式，并變換成

11、“與非-與非”形式。R00 01 11 100111111YG 圖-2 F的卡諾圖 5）根據(jù)最簡(jiǎn)“與非-與非”表達(dá)式畫(huà)出邏輯電路圖，如圖-3所示。 111RYGF 圖-3 邏輯電路圖6）實(shí)驗(yàn)驗(yàn)證。前面幾步完成了基本的邏輯設(shè)計(jì)任務(wù)，但是否正確、穩(wěn)定可靠，需要進(jìn)行靜態(tài)測(cè)試，也就是按真值表改變輸入變量，測(cè)量相應(yīng)的輸出值，驗(yàn)證其邏輯功能。動(dòng)態(tài)測(cè)試已超出了本實(shí)驗(yàn)要求，故不再贅述。四、實(shí)驗(yàn)內(nèi)容1、完成上述實(shí)驗(yàn)舉例的實(shí)驗(yàn)驗(yàn)證。 2、設(shè)計(jì)一個(gè)三變量多數(shù)表決電路。如舉重比賽有三個(gè)裁判，運(yùn)動(dòng)員試舉是否成功的裁決，由每個(gè)裁判按下自己面前的按鈕來(lái)決定。只有兩個(gè)以上裁判裁定成功，表示“成功”的燈才亮。試用與非門(mén)設(shè)計(jì)并實(shí)

12、現(xiàn)該組合邏輯電路。 3、試用與非門(mén)和三態(tài)門(mén)設(shè)計(jì)一個(gè)頻率選擇電路。頻率選擇電路的框圖如圖4所示。圖中虛線框內(nèi)為三態(tài)門(mén)74LS126，其中數(shù)字為74LS126的引腳示意。各三態(tài)門(mén)控制端分別受2-4譯碼器輸出B3、B2、B1、B0控制，各三態(tài)門(mén)的輸入端分別接不同頻率的輸入信號(hào)，輸出端均接在同一總線上。將總線接到示波器輸入端。若譯碼器B0=1，TS0三態(tài)門(mén)選通，1KHz頻率信號(hào)傳送到總線上，而此時(shí)B3、B2、B1均為0，TS3、TS2、TS1三態(tài)門(mén)輸出均為高阻態(tài)，所以示波器上只觀察到1KHz頻率信號(hào)，依次類(lèi)推，總線實(shí)現(xiàn)了頻率信號(hào)的選擇。 設(shè)計(jì)要求：先用與非門(mén)設(shè)計(jì)2-4譯碼器，然后按圖2-4連接，通過(guò)實(shí)

13、驗(yàn)臺(tái)上的邏輯電平改變譯碼器的輸入A0和A1組合觀察示波器的顯示波形，并填入（如1KHZ）自制的數(shù)據(jù)表中。2-4譯碼器示波器A0A110KHz100KHz500KHz1KHzB3B2B1B0 2 TS3 3 5 6 9 8 12 TS0 11 74LS126 1 4 10 13 圖-4 頻率選擇電路框圖五、選做實(shí)驗(yàn)1、設(shè)計(jì)一個(gè)四位原碼/反碼轉(zhuǎn)換器電路。要求用異或門(mén)實(shí)現(xiàn)。2、設(shè)計(jì)一個(gè)全加器電路。要求用與非門(mén)實(shí)現(xiàn)。3、某工廠有三個(gè)車(chē)間A、B、C和一個(gè)自備電站，站內(nèi)有兩臺(tái)發(fā)電機(jī)F1、F2。F1的額定輸出功率為800KW，F(xiàn)2的額定輸出功率為500KW。A車(chē)間單獨(dú)生產(chǎn)時(shí)需要用電550KW，B車(chē)間單獨(dú)生產(chǎn)

14、需要用電350KW，C車(chē)間單獨(dú)生產(chǎn)時(shí)需要用電200KW。試用與非門(mén)和反相器設(shè)計(jì)一個(gè)控制電路控制電機(jī)的起停。要求只需啟動(dòng)一臺(tái)電機(jī)時(shí)，不同時(shí)啟動(dòng)兩臺(tái)，只需啟動(dòng)功率小的電機(jī)時(shí)，不啟動(dòng)功率大的。六、預(yù)習(xí)要求及思考題1、 復(fù)習(xí)基本邏輯門(mén)電路及組合電路設(shè)計(jì)等相關(guān)內(nèi)容；2、 仔細(xì)閱讀設(shè)計(jì)舉例及設(shè)計(jì)題目，著實(shí)弄懂其原理與要求；3、 根據(jù)題目要求實(shí)驗(yàn)前作好理論設(shè)計(jì)，即對(duì)要求設(shè)計(jì)的題目要列出真值表、寫(xiě)出邏輯表達(dá)式、畫(huà)出邏輯圖及芯片連接圖等。七、實(shí)驗(yàn)報(bào)告要求1、 根據(jù)各題的題意，列出相應(yīng)真值表，寫(xiě)出化簡(jiǎn)過(guò)程及電路實(shí)現(xiàn)的最簡(jiǎn)邏輯表達(dá)式和畫(huà)出邏輯電路圖。2、 將各測(cè)試結(jié)果填入自畫(huà)的表格中。3、 分析、討論得出相應(yīng)結(jié)論。

15、八、實(shí)驗(yàn)儀器與器材 1、儀器：數(shù)字實(shí)驗(yàn)臺(tái)、三用表、雙蹤示波器。 2、器材：74LS00（四-2輸入與非門(mén)）、74LS20（二-4輸入與非門(mén)）、74LS126（三態(tài)門(mén)）。74LS86（四-2輸入異或門(mén)）、74LS04（反相器）。實(shí)驗(yàn)3 組合邏輯電路設(shè)計(jì)（二）一、實(shí)驗(yàn)?zāi)康?、熟悉各種常用MSI組合邏輯電路的功能與使用方法；2、掌握多片MSI組合邏輯電路的級(jí)聯(lián)、功能擴(kuò)展及綜合應(yīng)用技術(shù)；3、學(xué)會(huì)組裝和調(diào)試各種MSI組合邏輯電路。二、MSI組合邏輯電路設(shè)計(jì)原則和步驟MSI組合邏輯電路的設(shè)計(jì)是以所用MSI個(gè)數(shù)最少、品種最少，同時(shí)MSI間的連線也最少作為最基本的原則，其設(shè)計(jì)步驟如下：1） 邏輯抽象，列出真值

16、表；2） 寫(xiě)出邏輯函數(shù)表達(dá)式；3） 將邏輯函數(shù)化簡(jiǎn)或變換成MSI所需要形式的函數(shù)式；4） 畫(huà)出邏輯電路圖。三、設(shè)計(jì)舉例1、用一片8-3優(yōu)先編碼器74LS148組成8-3二進(jìn)制輸出的編碼器，其輸出為8421BCD碼。表- 74LS148的功能表 輸 入 輸 出STI0I1 I2 I3 I4 I5 I6 I7Y2 Y1 Y0YEX YS1000000000X X X X X X X X1 1 1 1 1 1 1 10 1 1 1 1 1 1 1X 0 1 1 1 1 1 1X X 0 1 1 1 1 1X X X 0 1 1 1 1X X X X 0 1 1 1X X X X X 0 1 1X X

17、 X X X X 0 1X X X X X X X 01 1 11 1 11 1 11 1 01 0 11 0 00 1 10 1 00 0 10 0 0 1 11 00 10 10 10 10 10 10 10 1優(yōu)先編碼器74LS148是8線輸入3線輸出的二進(jìn)制編碼器,其作用是將輸入I0I78個(gè)狀態(tài)分別編成8個(gè)二進(jìn)制輸出。其功能表如表2所示。由表可看出74LS148的輸入為低電平有效。優(yōu)先級(jí)別從I7至I0遞降。另外它有輸入使能ST，輸出使能YS和YEX。ST=0允許編碼，ST=1禁止編碼，輸出Y2 Y1 Y0=111。YS主要用于多個(gè)編碼器電路的級(jí)聯(lián)控制，即YS總是接在優(yōu)先級(jí)別低的相鄰編碼

18、器的ST端，當(dāng)優(yōu)先級(jí)別高的編碼器允許編碼，而無(wú)輸入申請(qǐng)時(shí)，YS=0，從而允許優(yōu)先級(jí)別低的相鄰編碼器工作，反之若優(yōu)先級(jí)別高的編碼器有編碼時(shí)，YS=1，禁止相鄰級(jí)別低的編碼器工作。YEX=0表示Y2 Y1 Y0是編碼輸出，YEX=1表示Y2 Y1 Y0不是編碼輸出，故YEX為輸出標(biāo)志位。由以上的分析可知，若要實(shí)現(xiàn)題目要求，使74LS148的輸出為8421BCD碼，只需在其3個(gè)輸出端Y2、 Y1 和Y0后分別接入一個(gè)反相器即可，其電路圖如圖-所示。1K8S0+5VS7STI7 I6 I5 I4 I3 I2 I1 I0 Y2 Y1 Y0 YEX YS 74LS148圖- 8-3線編碼器 111實(shí)驗(yàn)驗(yàn)證

19、：將電路按圖-連接好（注意圖中各芯片要接入電源和地線），圖中74LS148的輸入端接實(shí)驗(yàn)臺(tái)上的邏輯電平開(kāi)關(guān)，各反相器的輸出接一發(fā)光二極管。然后按功能表的順序撥動(dòng)邏輯開(kāi)關(guān)，將輸出狀態(tài)填入表中。最后分析結(jié)果看是否符合設(shè)計(jì)要求。 表- 74LS148的輸出為8421BCD碼的功能表 輸 入 輸出（理論）輸出（實(shí)測(cè)）STI0I1 I2 I3 I4 I5 I6 I7Y2 Y1 Y0Y2 Y1 Y01000000000X X X X X X X X1 1 1 1 1 1 1 10 1 1 1 1 1 1 1X 0 1 1 1 1 1 1X X 0 1 1 1 1 1X X X 0 1 1 1 1X X X

20、 X 0 1 1 1X X X X X 0 1 1X X X X X X 0 1X X X X X X X 00 0 00 0 00 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1 2、用數(shù)據(jù)選擇器產(chǎn)生邏輯函數(shù)Y=ABC+AC+ABC。數(shù)據(jù)選擇器又稱(chēng)多路轉(zhuǎn)換器或稱(chēng)奪路開(kāi)關(guān)，其功能是從多個(gè)輸入數(shù)據(jù)中選擇一個(gè)送往唯一通道輸出。根據(jù)數(shù)據(jù)輸入個(gè)數(shù)不同可分為16選1、8選1、4選1等數(shù)據(jù)選擇器。數(shù)據(jù)選擇器除了進(jìn)行數(shù)據(jù)選擇外，還可以用來(lái)構(gòu)成函數(shù)發(fā)生器。用數(shù)據(jù)選擇器實(shí)現(xiàn)組合邏輯函數(shù)的步驟是，先將要實(shí)現(xiàn)的邏輯函數(shù)化為最小項(xiàng)之和的形式，然后將其與數(shù)據(jù)選擇器的邏輯函數(shù)表達(dá)式進(jìn)行比較，

21、從而得出數(shù)據(jù)選擇器的地址輸入和數(shù)據(jù)輸入的表達(dá)式，即可畫(huà)出邏輯電路。一般地說(shuō)，對(duì)于三個(gè)變量的邏輯函數(shù)可用8選1數(shù)據(jù)選擇器實(shí)現(xiàn)，也可用4選1數(shù)據(jù)選擇器實(shí)現(xiàn)。就本例要求的邏輯函數(shù)，下面分別用兩種方法來(lái)實(shí)現(xiàn)。1)用8選1數(shù)據(jù)選擇器74LS151實(shí)現(xiàn)A0 Y WA1 74LS151 STA2 D0 D1 D2 D3 D4 D5 D6 D78選1數(shù)據(jù)選擇器74LS151邏輯符號(hào)如圖-所示，其中，D0 D7 是8路數(shù)據(jù)輸入端；A2、A1、A0是3位地址輸入端，Y是被選中數(shù)據(jù)原碼輸出端，W是被選中的反碼輸出端，其功能表如表4所示。 圖- 74LS151邏輯符號(hào)由74LS151的功能表可以寫(xiě)出，在ST=0時(shí)，輸

22、出Y與輸入地址碼A2、A1、A0和輸入數(shù)據(jù)D0 D7 的邏輯函數(shù)表達(dá)式為 式中，Mi是由地址碼A2A1A0構(gòu)成的最小項(xiàng)，顯然當(dāng)Di=1時(shí)，其對(duì)應(yīng)的最小項(xiàng)在表達(dá)式中出現(xiàn)；當(dāng)Di=0時(shí)，對(duì)應(yīng)的最小項(xiàng)在表達(dá)式中不出現(xiàn)。因此，只要將地址碼A2A1A0作為函數(shù)的輸入變量，而數(shù)據(jù)輸入D0 D7 作為控制信號(hào)，控制個(gè)最小項(xiàng)是否在輸出表達(dá)式中出現(xiàn)，就可以實(shí)現(xiàn)組合邏輯函數(shù)產(chǎn)生器的功能。表- 74LS151功能表地 址使 能輸 出A2 A1 A0STY WX X X0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1 1 0 0 0 0 0 0 0 00 1D0 D0D1 D1D2 D

23、2D3 D3D4 D4D5 D5D6 D6D7 D7本例要實(shí)現(xiàn)的邏輯函數(shù)為 Y=ABC+AC+ABC。化為最小項(xiàng)之和的形式為 Y=ABC+ABC+ABC+ABC=m0+m3+ m5+ m7。令式中A=A2，B=A1，C=A0，比較74LS151的邏輯表達(dá)式，便可得：數(shù)據(jù)輸入式，D0=D3= D5= D7=1，D1=D2= D4= D6=0。按地址輸入和數(shù)據(jù)輸入式接入電路，以及將使能端接地，即可完成所要求的邏輯函數(shù)的產(chǎn)生。電路圖如圖-所示。A0 Y A1 74LS151 STA2 D0 D1 D2 D3 D4 D5 D6 D7CBA10圖- 由74LS151構(gòu)成的函數(shù)發(fā)生器2）用4選1數(shù)據(jù)選擇器

24、74HC153實(shí)現(xiàn)74HC153是雙4選1數(shù)據(jù)選擇器，它的邏輯表達(dá)式為 Y=A1A0D3+ A1A0D2+ A1A0D1+ A1A0D0要實(shí)現(xiàn)的函數(shù)為 Y=ABC+AC+ABC將上式稍加變換即可化成于4選1數(shù)據(jù)選擇器的邏輯表達(dá)式完全對(duì)應(yīng)的形式Y(jié)=（A C ）B+（AC）1 +(A C) B將上式與4選1數(shù)據(jù)選擇器的邏輯表達(dá)式比較可得A1=A，A0=C，D0=B，D1=B，D2=0，D3=1至此便可畫(huà)出用4選1數(shù)據(jù)選擇器實(shí)現(xiàn)Y=ABC+AC+ABC邏輯函數(shù)的電路圖如圖8所示。實(shí)驗(yàn)驗(yàn)證：分別按圖-和圖-接好實(shí)驗(yàn)電路，圖中A、B、C接實(shí)驗(yàn)臺(tái)上的邏輯電平，輸出接發(fā)光二極管。然后按功能表5的順序撥動(dòng)開(kāi)關(guān)

25、，看輸出結(jié)果，并按發(fā)光二極管亮為“1”不亮為“0”填入表中，最后分析結(jié)果是否滿(mǎn)足設(shè)計(jì)要求。 表- Y=ABC+AC+ABC的函數(shù)真值表A B CABCABCA CY（理論）Y(實(shí)測(cè))0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 110000000000100000000010110010101四、實(shí)驗(yàn)內(nèi)容1、完成以上實(shí)驗(yàn)舉例的實(shí)驗(yàn)驗(yàn)證，將實(shí)驗(yàn)結(jié)果填入表中，并得出結(jié)論。A1 Y SA0 D0 D1 D2 D31ACBY圖- 4選1數(shù)據(jù)選擇器構(gòu)成的函數(shù)發(fā)生器2、用3線-8縣譯碼器74HC138和門(mén)電路設(shè)計(jì)一個(gè)能產(chǎn)生如下多輸出邏輯函數(shù)的邏輯電路。Y1=ACY2=ABC

26、+ABC+BCY3=BC+ABC五、選做實(shí)驗(yàn) 1、用與非門(mén)74LS00和異或門(mén)74LS86設(shè)計(jì)以可逆的4位碼變換器。設(shè)計(jì)要求：在控制信號(hào)C=1時(shí)，它將8421碼轉(zhuǎn)換為格雷碼，C=0時(shí)，它將格雷碼轉(zhuǎn)換為8421碼；寫(xiě)出設(shè)計(jì)步驟，列出碼變換關(guān)系真值表并畫(huà)出邏輯電路圖；安裝電路并測(cè)試邏輯電路的功能（提示：實(shí)驗(yàn)的輸出碼用發(fā)光二極管指示）。 2、用優(yōu)先編碼器74LS148、4雙向模擬開(kāi)關(guān)74HC4066和6反相器74LS04，以及若干電阻電容設(shè)計(jì)一個(gè)頻率可控振蕩器。設(shè)計(jì)要求：該電路可通過(guò)改變編碼器的輸入改變輸出頻率。輸出信號(hào)頻率范圍為100Hz20KHz,分7檔；設(shè)計(jì)電路，計(jì)算參數(shù)，畫(huà)出邏輯電路；安裝電

27、路并測(cè)試電路輸出信號(hào)頻率（提示：電路輸出由示波器觀察輸出波形）。 設(shè)計(jì)提示：圖-給出了由74HC4066和反相器構(gòu)成的非對(duì)稱(chēng)式多諧振蕩器，其振蕩頻率f=0.45/(RC)。電容C的大小受74HC4066的三組開(kāi)關(guān)的接通與斷開(kāi)控制，而74HC4066的三組開(kāi)關(guān)又受優(yōu)先編碼器74LS148的編碼輸出控制，從而達(dá)到了頻率可控的目的。fOUT74HC4066CRR8Y2 Y1 Y0來(lái)自編碼器輸出圖- 非對(duì)稱(chēng)式多諧振蕩器六、預(yù)習(xí)要求及思考題1、復(fù)習(xí)常用組合邏輯電路的原理及MSI組合電路設(shè)計(jì)等相關(guān)內(nèi)容；2、仔細(xì)閱讀設(shè)計(jì)舉例及設(shè)計(jì)題目著實(shí)弄懂其原理與要求；3、根據(jù)題目要求實(shí)驗(yàn)前作好理論設(shè)計(jì)，即對(duì)要求設(shè)計(jì)的題

28、目要列出真值表、寫(xiě)出邏輯表達(dá)式、畫(huà)出邏輯圖及芯片連接圖等。七、實(shí)驗(yàn)報(bào)告要求1、根據(jù)各題的題意，列出相應(yīng)真值表，寫(xiě)出化簡(jiǎn)過(guò)程及電路實(shí)現(xiàn)的最簡(jiǎn)邏輯表達(dá)式和畫(huà)出邏輯電路圖。2、 將各測(cè)試結(jié)果填入自畫(huà)的表格中。3、 分析、討論得出相應(yīng)結(jié)論。八、實(shí)驗(yàn)儀器與器材 1、儀器：數(shù)字實(shí)驗(yàn)臺(tái)、三用表、雙蹤示波器。 2、器材：74LS00（四-2輸入與非門(mén)）、74LS20（二-4輸入與非門(mén)）、74LS86（四-2輸入異或門(mén)）、74LS04（反相器）、74LS151、74LS153、74LS138、74LS148、74HC4066等。實(shí)驗(yàn)四 時(shí)序邏輯電路設(shè)計(jì)（一）一、實(shí)驗(yàn)?zāi)康?、熟悉集成觸發(fā)器的邏輯功能；2、掌握小規(guī)

29、模時(shí)序邏輯電路的設(shè)計(jì)方法；3、學(xué)會(huì)用狀態(tài)轉(zhuǎn)換表、狀態(tài)轉(zhuǎn)換圖和時(shí)序圖來(lái)描述時(shí)序邏輯電路的邏輯功能；4、掌握小規(guī)模時(shí)序邏輯電路的安裝和測(cè)試方法。二、SSI時(shí)序邏輯電路設(shè)計(jì)原則和步驟SSI時(shí)序邏輯電路的設(shè)計(jì)原則是：所用的觸發(fā)器和邏輯門(mén)電路的數(shù)目應(yīng)最少，而且觸發(fā)器和邏輯門(mén)電路的輸入端數(shù)目也應(yīng)最少，并盡量采用同步時(shí)序電路。一般設(shè)計(jì)步驟可歸納如下：邏輯抽象。分析給定的邏輯問(wèn)題，確定輸入、輸出變量以及電路的狀態(tài)數(shù)；定義輸入、輸出邏輯狀態(tài)的含義，并將電路狀態(tài)順序編號(hào)；按照題意列出狀態(tài)轉(zhuǎn)換圖或狀態(tài)轉(zhuǎn)換表。至此，就能把給定的邏輯問(wèn)題抽象為一個(gè)時(shí)序邏輯函數(shù)來(lái)描述。狀態(tài)化簡(jiǎn)。由邏輯抽象出來(lái)的狀態(tài)轉(zhuǎn)換圖，一般都不是最簡(jiǎn)

30、的，故還需要進(jìn)行狀態(tài)化簡(jiǎn)。狀態(tài)化簡(jiǎn)的目的就是要經(jīng)狀態(tài)圖中的等價(jià)狀態(tài)盡可能地合并，以得出最簡(jiǎn)狀態(tài)轉(zhuǎn)換圖。狀態(tài)編碼。時(shí)序邏輯電路的狀態(tài)是用觸發(fā)器狀態(tài)的不同組合來(lái)表示的。因此，首先要確定觸發(fā)器的數(shù)目n。因?yàn)閚個(gè)觸發(fā)器共有2n種狀態(tài)，所以要獲得M個(gè)狀態(tài)組合，必須取 每組觸發(fā)器的狀態(tài)組合都是一組二值代碼，稱(chēng)狀態(tài)編碼。為便于記憶和識(shí)別，一般選用的狀態(tài)編碼都遵循一定的規(guī)律。選定觸發(fā)器類(lèi)型，并求出狀態(tài)方程、驅(qū)動(dòng)方程和輸出方程。根據(jù)驅(qū)動(dòng)方程和輸出方程畫(huà)出邏輯電路。檢查設(shè)計(jì)的電路能否自啟動(dòng)。實(shí)驗(yàn)驗(yàn)證。三 、設(shè)計(jì)舉例1、設(shè)計(jì)一個(gè)帶進(jìn)位輸出端的六進(jìn)制計(jì)數(shù)器。邏輯抽象，得出狀態(tài)轉(zhuǎn)換圖S0S1S5S2S3S4/0/0/0

31、/0/0/1Q2Q1Q0/CO圖- 六進(jìn)制計(jì)數(shù)器狀態(tài)轉(zhuǎn)換圖取進(jìn)位信號(hào)為輸出變量CO，同時(shí)規(guī)定由進(jìn)位輸出時(shí)CO=1，無(wú)進(jìn)位輸出時(shí)CO=0，六進(jìn)制計(jì)數(shù)器應(yīng)該有6個(gè)狀態(tài)，分別用S0、S1、S2、S3、S4、S5表示，則可畫(huà)出如圖-所示的電路狀態(tài)轉(zhuǎn)換圖。狀態(tài)編碼因無(wú)特殊要求，可取自然二進(jìn)制（000101）對(duì)應(yīng)表示S0S5的編碼，于是便得已編碼后的狀態(tài)轉(zhuǎn)換圖如圖-所示。000000011010100111000/0/0/0/0/0/1Q2Q1Q0/CO圖- 已編碼的六進(jìn)制計(jì)數(shù)器狀態(tài)轉(zhuǎn)換圖確定觸發(fā)器的類(lèi)型和個(gè)數(shù)因?yàn)闋顟B(tài)數(shù)M=6，又根據(jù)式 選取觸發(fā)器個(gè)數(shù)的原則，故取觸發(fā)器個(gè)數(shù)n=3；選取觸發(fā)器類(lèi)型為JK觸發(fā)

32、器（74LS112）。根據(jù)編碼后的狀態(tài)轉(zhuǎn)換圖畫(huà)出電路的次態(tài)卡諾圖，求出狀態(tài)方程、驅(qū)動(dòng)方程和輸出方程電路的次態(tài)卡諾圖如圖-所示。001/0 010/0 100/0 011/0101/0 000/1 XXX/X XXX/XQ20100 01 11 10Q1Q0Q2 Q1 Q0 /CO圖- 六進(jìn)制計(jì)數(shù)器的次態(tài)卡諾圖畫(huà)分解的次態(tài)卡諾圖求狀態(tài)方程：0 0 1 01 0 X XQ2Q1Q000 01 11 1001圖- Q2的次態(tài)卡諾圖Q2的次態(tài)卡諾圖如圖-所示 由卡諾圖化簡(jiǎn)得狀態(tài)方程： Q2*=Q0Q2+Q1Q0Q2同理可得： Q1*=Q2Q0Q1 +Q0Q1 Q0*=Q0輸出方程： CO=Q2Q0將所

33、得狀態(tài)方程與觸發(fā)器的特性方程Q*=JQ+KQ比較可得輸出方程： J2=Q1Q0 K2=Q0 J1=Q2Q0 K1=Q0 J0=1 K0=1根據(jù)驅(qū)動(dòng)方程與輸出方程畫(huà)出六進(jìn)制計(jì)數(shù)器的邏輯圖(見(jiàn)圖-)檢查電路能否自啟動(dòng)將有效循環(huán)之外的2個(gè)狀態(tài)110和111分別代入狀態(tài)方程中計(jì)算,所得次態(tài)對(duì)應(yīng)為111和000,最終能進(jìn)入有效循環(huán),故電路能自啟動(dòng)。圖-是電路完整的狀態(tài)轉(zhuǎn)換圖。1J 1CL1K 1Q1Q2J 2CL2K 2Q2Q3J 1CL3K 3Q3Q+5VCLKCO圖- 六進(jìn)制計(jì)數(shù)器邏輯圖Q0Q1Q2/0000000011010100111000/0/0/0/0/1Q2Q1Q0/CO圖- 六進(jìn)制計(jì)數(shù)器

34、完整狀態(tài)轉(zhuǎn)換圖11100110實(shí)驗(yàn)驗(yàn)證按圖-5接好電路，并在時(shí)鐘端接入脈沖信號(hào)（如1KHz方波），將計(jì)數(shù)輸出Q2Q1Q0和進(jìn)位輸出分別接發(fā)光二極管指示，觀察計(jì)數(shù)結(jié)果并與圖-6狀態(tài)轉(zhuǎn)換圖比較看是否正確。四、實(shí)驗(yàn)內(nèi)容 1、驗(yàn)證雙JK觸發(fā)器74LS112的邏輯功能；2、完成以上實(shí)驗(yàn)舉例的實(shí)驗(yàn)驗(yàn)證；3、用JK觸發(fā)器設(shè)計(jì)一個(gè)7進(jìn)制同步計(jì)數(shù)器。五、選做實(shí)驗(yàn)1、試用D觸發(fā)器和門(mén)電路設(shè)計(jì)一個(gè)4位環(huán)形計(jì)數(shù)器，要求能自啟動(dòng)。2、試用D觸發(fā)器和門(mén)電路設(shè)計(jì)一個(gè)序列脈沖檢測(cè)器。當(dāng)連續(xù)輸入信號(hào)為110時(shí)，該時(shí)序輸出為1，否則為0。六、預(yù)習(xí)要求及思考題1、復(fù)習(xí)有關(guān)觸發(fā)器的工作原理及時(shí)序電路的設(shè)計(jì)方法等相關(guān)內(nèi)容；2、仔細(xì)閱讀

35、設(shè)計(jì)舉例及設(shè)計(jì)題目，著實(shí)弄懂其原理與要求；3、根據(jù)題目要求實(shí)驗(yàn)前作好理論設(shè)計(jì)，即對(duì)要求設(shè)計(jì)的題目要列出真值表、寫(xiě)出邏輯表達(dá)式、畫(huà)出邏輯圖及芯片連接圖等。七、實(shí)驗(yàn)報(bào)告要求1、根據(jù)各題的題意，列出相應(yīng)真值表，寫(xiě)出化簡(jiǎn)過(guò)程及電路實(shí)現(xiàn)的最簡(jiǎn)邏輯表達(dá)式和畫(huà)出邏輯電路圖。2、將各測(cè)試結(jié)果填入自畫(huà)的表格中。3、分析、討論得出相應(yīng)結(jié)論。八、實(shí)驗(yàn)儀器與器材1、儀器：數(shù)字實(shí)驗(yàn)臺(tái)、三用表。2、器材：74LS20（二-4輸入與非門(mén)）、74LS04（反相器）、74LS112（雙JK觸發(fā)器2片）、74LS74(雙D觸發(fā)器2片)等。實(shí)驗(yàn)五 時(shí)序邏輯電路設(shè)計(jì)（二）一、實(shí)驗(yàn)?zāi)康?、熟悉集成計(jì)數(shù)器的邏輯功能及其使用方法；2、掌握

36、由集成計(jì)數(shù)器構(gòu)成任意進(jìn)制計(jì)數(shù)器的設(shè)計(jì)方法；3、熟悉譯碼驅(qū)動(dòng)器和7段LED數(shù)碼顯示器的使用方法，提高綜合實(shí)驗(yàn)的技能。二、實(shí)驗(yàn)內(nèi)容1、驗(yàn)證4位同步二進(jìn)制加法計(jì)數(shù)器74LS161的邏輯功能；2、測(cè)試驗(yàn)證驅(qū)動(dòng)共陽(yáng)極數(shù)碼管的BCD-七段譯碼器/驅(qū)動(dòng)器7447的邏輯功能；2、用與非門(mén)和74LS161設(shè)計(jì)一個(gè)60進(jìn)制計(jì)數(shù)器。三、實(shí)驗(yàn)要求與步驟1、4位同步二進(jìn)制加法計(jì)數(shù)器74LS161的邏輯功能的驗(yàn)證。74LS161的邏輯電路圖見(jiàn)教材P282圖，引腳圖見(jiàn)附錄，其邏輯符號(hào)如圖-所示。實(shí)驗(yàn)步驟如下：D0 D1 D2 D3CLKETEPQ0 Q1 Q2 Q3CLDRD74LS161圖- 74LS161 的邏輯符號(hào)

37、在實(shí)驗(yàn)臺(tái)上找到芯片74LS161，接通電源UCC=+5V和地線。將EP、ET、D0D3、LD和RD分別接到電平開(kāi)關(guān)上，以便輸入高低電平。將CLK接到脈動(dòng)開(kāi)關(guān)上，Q0Q3和C接到發(fā)光二極管上，然后按以下測(cè)試步驟分別加入各種輸入信號(hào)，觀察發(fā)光二極管的變化情況，并將結(jié)果填入自制的功能表中。功能測(cè)試。置零功能測(cè)試：RD=0,分別撥動(dòng)EP、ET、D0D3、LD和CLK的相應(yīng)開(kāi)關(guān)，觀察Q0Q3所接發(fā)光二極管的變化情況，并將結(jié)果填入自制的功能表中。預(yù)置數(shù)功能測(cè)試：RD=1、LD=0、D0D3接入相應(yīng)的數(shù)據(jù)，時(shí)鐘信號(hào)CLK通過(guò)脈動(dòng)開(kāi)關(guān)加入，然后撥動(dòng)EP、ET的相應(yīng)開(kāi)關(guān)，看其輸出變化情況，并將結(jié)果填入自制的功能

38、表中。保持功能測(cè)試：RD=1、LD=1，EP=0、ET=1或EP=1、ET=0 然后加時(shí)鐘或不加時(shí)鐘，以及改變D0D3的輸入數(shù)據(jù)，看其輸出變化情況，并將結(jié)果填入自制的功能表中。計(jì)數(shù)功能測(cè)試：RD=1、LD=1、EP=1、ET=1，并加入時(shí)鐘信號(hào)，即用手CLK脈動(dòng)開(kāi)關(guān)，看其輸出變化情況，并將結(jié)果填入自制的功能表中。2、譯碼器/驅(qū)動(dòng)器7447的功能測(cè)試。譯碼器/驅(qū)動(dòng)器7447的邏輯功能和7448相似，不同的就在于7448是用來(lái)驅(qū)動(dòng)共陰極數(shù)碼管的，而7447是用來(lái)驅(qū)動(dòng)共陽(yáng)極數(shù)碼管的，所以7447輸出為低電平有效。7447的邏輯電路可參考教材P184圖BCD-七段顯示譯碼器7448的邏輯圖，引腳圖見(jiàn)附

39、錄，其邏輯符號(hào)如圖-所示。實(shí)驗(yàn)步驟如下：圖- 7448的邏輯符號(hào)LT RBIBI/RBO 7447A0 A1 A2 A3Ya Yb Yc Yd Ye Yf Yg 在實(shí)驗(yàn)臺(tái)上找到芯片7447，接通電源UCC=+5V和地線。將A0 、A1 、A2 、A3分別接到電平S0、S1、S2、S3開(kāi)關(guān)上，以便輸入高低電平信號(hào)。將Ya 、Yb 、Yc 、Yd 、Ye 、Yf 、Yg接七段數(shù)碼管的對(duì)應(yīng)引腳。將LT接到電平開(kāi)關(guān)S上，將BI接到電平開(kāi)關(guān)R上。 功能測(cè)試。試燈輸入測(cè)試：將LT 置成低電平時(shí)，不論A0 、A1 、A2 、A3輸入狀態(tài)如何，顯示器應(yīng)顯示“8”字。將結(jié)果填入自制7447功能表的相應(yīng)欄中。滅燈

40、輸入測(cè)試：在不試燈（即LT=1）時(shí)，將滅燈輸入BI置成低電平（即滅燈輸入有效），無(wú)論A0 、A1 、A2 、A3輸入狀態(tài)如何，顯示器應(yīng)全滅。將結(jié)果填入自制7447功能表的相應(yīng)欄中。滅零功能測(cè)試：將LT置成1，RBI置成0，BI接發(fā)光二極管，A0 A1 A2 A3=0000，顯示器應(yīng)全滅。將結(jié)果填入自制7447功能表的相應(yīng)欄中。計(jì)數(shù)輸入測(cè)試：當(dāng)LT=1、BI=1時(shí)，由A0 、A1 、A2 、A3四個(gè)置數(shù)開(kāi)關(guān)送入二進(jìn)制碼，記下顯示器的對(duì)應(yīng)字形填入自制7447功能表的相應(yīng)欄中。 表- 7447測(cè)試功能表功能或十進(jìn)制數(shù) 輸 入 BI/RBO輸出顯示字形LTRBIA0 A1 A2 A3試燈LXX X X

41、 XH8滅燈HXX X X XL（輸入）不顯示滅零HL0 0 0 0L（輸出）不顯示0HH0 0 0 0H（輸出）顯示“0”1HH0 0 0 1H顯示“1”2HH0 0 1 0H3456789153、用與非門(mén)和74LS161設(shè)計(jì)一個(gè)60進(jìn)制計(jì)數(shù)器，并在數(shù)碼管上顯示出來(lái)。要求寫(xiě)出60進(jìn)制計(jì)數(shù)器地詳細(xì)設(shè)計(jì)過(guò)程，邏輯圖在60進(jìn)制計(jì)數(shù)器的基礎(chǔ)上加進(jìn)譯碼顯示電路，并通過(guò)實(shí)驗(yàn)驗(yàn)證。計(jì)數(shù)器的時(shí)鐘信號(hào)可加1KHz左右的方波信號(hào)。四、預(yù)習(xí)要求及思考題1、復(fù)習(xí)顯示譯碼、集成計(jì)數(shù)器的工作原理及用集成計(jì)數(shù)器設(shè)計(jì)任意進(jìn)制計(jì)數(shù)器的原理和方法等相關(guān)內(nèi)容；2、仔細(xì)閱讀實(shí)驗(yàn)題目要求和步驟，著實(shí)弄懂其原理，真正做到實(shí)驗(yàn)時(shí)胸中有數(shù)

42、；3、對(duì)于設(shè)計(jì)部分，實(shí)驗(yàn)前作好理論設(shè)計(jì)，即對(duì)要求設(shè)計(jì)的題目要列出真值表、寫(xiě)出邏輯表達(dá)式、畫(huà)出邏輯圖及芯片連接圖等。五、實(shí)驗(yàn)報(bào)告要求1、根據(jù)各題的題意，列出相應(yīng)功能表或真值表，對(duì)于功能驗(yàn)證的部分要寫(xiě)出測(cè)試條件和測(cè)試步驟；對(duì)于設(shè)計(jì)部分，要寫(xiě)出詳細(xì)地設(shè)計(jì)過(guò)程。2、將各測(cè)試結(jié)果填入自畫(huà)的表格中。3、寫(xiě)出實(shí)驗(yàn)總結(jié)，主要是電路調(diào)試及故障排除方面的經(jīng)驗(yàn)和教訓(xùn)。六、實(shí)驗(yàn)儀器與器材1、儀器：數(shù)字實(shí)驗(yàn)臺(tái)、三用表。2、器材：74LS20（二-4輸入與非門(mén)）、74LS04（反相器）、7447譯碼驅(qū)動(dòng)器2片和七段數(shù)碼管2片等。實(shí)驗(yàn)六 555定時(shí)器及其應(yīng)用一、實(shí)驗(yàn)?zāi)康?、了解555定時(shí)器的結(jié)構(gòu)和工作原理；2、學(xué)習(xí)用555

43、定時(shí)器組成幾種常用的應(yīng)用電路；3、掌握幾種常用應(yīng)用電路的相關(guān)參數(shù)的計(jì)算和測(cè)量方法。二、實(shí)驗(yàn)原理1、555定時(shí)器引腳排列如圖6-1所示，各引腳功能如下：1腳（GND）接地端2腳（TR）觸發(fā)輸入端，低電平有效3腳（OUT）輸出端4腳（R）復(fù)位端（不用時(shí)接VCC）5腳（CO）電壓控制端，不用時(shí)常在此腳與地之間接一0.01F補(bǔ)償電容 555定時(shí)器1 2 3 4GND TR OUT R圖6-1 555引腳VCC DIS TH CO8 7 6 56腳（TH）閾值端，高電平觸發(fā)7腳（DIS）放電端8腳（VCC）電源端2、555定時(shí)器的功能復(fù)位：R=0時(shí)，電路復(fù)位，輸出為0；高觸發(fā)電平：在2腳TR的電壓大于1

44、/3VCC的前提下，當(dāng)閾值端TH2/3VCC時(shí)，內(nèi)部放電管導(dǎo)通，輸出OUT為0；低觸發(fā)電平：在6腳TH的電壓小于2/3VCC的前提下，當(dāng)TR（2腳）電壓小于1/3VCC時(shí)，內(nèi)部放電管截止，輸出OUT為1；狀態(tài)維持原狀：在6腳TH的電壓小于2/3VCC，又2腳TR的電壓大于1/3VCC時(shí)，電路狀態(tài)維持原狀。555定時(shí)器的幾種功能狀態(tài)用表描述如表6-1所示。表6-1 555定時(shí)器的功能狀態(tài)表TR（2腳）TH(6腳)R（腳）DIS（7腳）OUT(3腳)XX0導(dǎo)通01/3VCC2/3VCC 1導(dǎo)通01/3VCC2/3VCC 1不變不變1/3VCC2/3VCC 1截止11/3VCC2/3VCC1*不允許此種輸入組合3、由555定時(shí)器構(gòu)成多諧振蕩器多諧振蕩器電路由555定時(shí)器構(gòu)成多諧振蕩器的電路如圖6-2所示。8 47621 530.01mFCR1R2VOVCC圖6-2 多諧振蕩器振蕩頻