1、第1章計算機系統(tǒng)概論1. 什么是計算機系統(tǒng)、計算機硬件和計算機軟件？硬件和軟件哪個更重要？解：計算機系統(tǒng)：由計算機硬件系統(tǒng)和軟件系統(tǒng)組成的綜合體。計算機硬件：指計算機中的電子線路和物理裝置。計算機軟件：計算機運行所需的程序及相關(guān)資料。硬件和軟件在計算機系統(tǒng)中相互依存，缺一不可，因此同樣重要。2. 如何理解計算機的層次結(jié)構(gòu)？答：計算機硬件、系統(tǒng)軟件和應(yīng)用軟件構(gòu)成了計算機系統(tǒng)的三個層次 結(jié)構(gòu)。（1）硬件系統(tǒng)是最內(nèi)層的，它是整個計算機系統(tǒng)的基礎(chǔ)和核心。（2）系統(tǒng)軟件在硬件之外，為用戶提供一個基本操作界面。（3）應(yīng)用軟件在最外層，為用戶提供解決具體問題的應(yīng)用系統(tǒng)界 面。通常將硬件系統(tǒng)之外的其余層稱為虛

2、擬機。各層次之間關(guān)系密切, 上層是下層的擴展，下層是上層的基礎(chǔ)，各層次的劃分不是絕對的。3. 說明高級語言、匯編語言和機器語言的差別及其聯(lián)系。答：機器語言是計算機硬件能夠直接識別的語言， 匯編語言是機器語 言的符號表示，高級語言是面向算法的語言。高級語言編寫的程序（源 程序）處于最高層，必須翻譯成匯編語言，再由匯編程序匯編成機器 語言（目標(biāo)程序）之后才能被執(zhí)行。4. 如何理解計算機組成和計算機體系結(jié)構(gòu)？答：計算機體系結(jié)構(gòu)是指那些能夠被程序員所見到的計算機系統(tǒng)的屬性，如指令系統(tǒng)、數(shù)據(jù)類型、尋址技術(shù)組成及I/O機理等。計算機組 成是指如何實現(xiàn)計算機體系結(jié)構(gòu)所體現(xiàn)的屬性， 包含對程序員透明的 硬件細

3、節(jié)，如組成計算機系統(tǒng)的各個功能部件的結(jié)構(gòu)和功能， 及相互 連接方法等。5馮?諾依曼計算機的特點是什么？解：馮？諾依曼計算機的特點是：P8計算機由運算器、控制器、存儲器、輸入設(shè)備、輸出設(shè)備五大部件組成；指令和數(shù)據(jù)以同同等地位存放于存儲器內(nèi)，并可以按地址訪問；指令和數(shù)據(jù)均用二進制表示；指令由操作碼、地址碼兩大部分組成，操作碼用來表示操作的性質(zhì)，地址碼用來表示操作數(shù)在存儲器中的位置；指令在存儲器中順序存放，通常自動順序取出執(zhí)行；機器以運算器為中心（原始馮？諾依曼機）6. 畫出計算機硬件組成框圖，說明各部件的作用及計算機系統(tǒng)的主要技術(shù)指標(biāo)。答：計算機硬件組成框圖如下：各部件的作用如下：控制器：整機的指

4、揮中心，它使計算機的各個部件自動協(xié)調(diào)工 作。運算器：對數(shù)據(jù)信息進行處理的部件，用來進行算術(shù)運算和邏 輯運算。存儲器：存放程序和數(shù)據(jù)，是計算機實現(xiàn)“存儲程序控制”的 基礎(chǔ)。輸入設(shè)備：將人們熟悉的信息形式轉(zhuǎn)換成計算機可以接受并識 別的信息形式的設(shè)備。輸出設(shè)備：將計算機處理的結(jié)果（二進制信息）轉(zhuǎn)換成人類或 其它設(shè)備可以接收和識別的信息形式的設(shè)備。計算機系統(tǒng)的主要技術(shù)指標(biāo)有：機器字長：指CPU一次能處理的數(shù)據(jù)的位數(shù)。通常與 CPU的寄存器的位數(shù)有關(guān)，字長越長，數(shù)的表示范圍越大，精度也越咼。機器 字長也會影響計算機的運算速度。數(shù)據(jù)通路寬度：數(shù)據(jù)總線一次能并行傳送的數(shù)據(jù)位數(shù)。存儲容量：指能存儲信息的最大容

5、量，通常以字節(jié)來衡量。一般 包含主存容量和輔存容量。運算速度：通常用 MIPS（每秒百萬條指令）、MFLOPS每秒百萬 次浮點運算）或CPI （執(zhí)行一條指令所需的時鐘周期數(shù)）來衡量。CPU 執(zhí)行時間是指CPL對特定程序的執(zhí)行時間。主頻：機器內(nèi)部主時鐘的運行頻率，是衡量機器速度的重要參數(shù)。吞吐量：指流入、處理和流出系統(tǒng)的信息速率。它主要取決于主存的存取周期。響應(yīng)時間：計算機系統(tǒng)對特定事件的響應(yīng)時間，如實時響應(yīng)外部中斷的時間等。7. 解釋下列概念：主機、CPU主存、存儲單元、存儲元件、存儲基元、存儲元、存儲 字、存儲字長、存儲容量、機器字長、指令字長。解：P9-10主機：是計算機硬件的主體部分，由

6、 CPU和主存儲器MM合成為 主機。CPU中央處理器，是計算機硬件的核心部件，由運算器和控制器組成；（早期的運算器和控制器不在同一芯片上，現(xiàn)在的CPU內(nèi)除含有運算器和控制器外還集成了 CACH）主存：計算機中存放正在運行的程序和數(shù)據(jù)的存儲器，為計算 機的主要工作存儲器，可隨機存??；由存儲體、各種邏輯部件及控制 電路組成。存儲單元：可存放一個機器字并具有特定存儲地址的存儲單位。存儲元件：存儲一位二進制信息的物理元件，是存儲器中最小 的存儲單位，又叫存儲基元或存儲元，不能單獨存取。存儲字：一個存儲單元所存二進制代碼的邏輯單位。存儲字長：一個存儲單元所存儲的二進制代碼的總位數(shù)。存儲容量：存儲器中可存

7、二進制代碼的總量；（通常主、輔存容 量分開描述）。機器字長：指CPU一次能處理的二進制數(shù)據(jù)的位數(shù)，通常與CPU 的寄存器位數(shù)有關(guān)。指令字長：機器指令中二進制代碼的總位數(shù)。8. 解釋下列英文縮寫的中文含義：CPU PG IR、CU ALU ACC MQ X、MAR MDR I/O、MIPS CPI、 FLOPS解：全面的回答應(yīng)分英文全稱、中文名、功能三部分。CPU Ce ntral Process ing Un it，中央處理機（器），是計算機硬件的核心部件，主要由運算器和控制器組成。PC Program Counter，程序計數(shù)器，其功能是存放當(dāng)前欲執(zhí)行 指令的地址，并可自動計數(shù)形成下一條指令

8、地址。IR: Instruction Register，指令寄存器，其功能是存放當(dāng)前正在執(zhí)行的指令。CU Control Unit ，控制單元（部件），為控制器的核心部件， 其功能是產(chǎn)生微操作命令序列。ALU Arithmetic Logic Un it，算術(shù)邏輯運算單元，為運算器的核心部件，其功能是進行算術(shù)、邏輯運算。ACC Accumulator，累加器，是運算器中既能存放運算前的操 作數(shù)，又能存放運算結(jié)果的寄存器。MQ Multiplier-Quotie nt Register，乘商寄存器，乘法運算時存放乘數(shù)、除法時存放商的寄存器。X:此字母沒有專指的縮寫含義，可以用作任一部件名，在此表

9、 示操作數(shù)寄存器，即運算器中工作寄存器之一，用來存放操作數(shù)；MAR Memory Address Register，存儲器地址寄存器，在主存 中用來存放欲訪問的存儲單元的地址。MDR MemoryData Register，存儲器數(shù)據(jù)緩沖寄存器，在主存 中用來存放從某單元讀出、或要寫入某存儲單元的數(shù)據(jù)。I/O : Input/Output equipment，輸入/輸出設(shè)備，為輸入設(shè)備和輸出設(shè)備的總稱，用于計算機內(nèi)部和外界信息的轉(zhuǎn)換與傳送。，每秒執(zhí)行百萬條指MIPS Millio n In structio n Per Seco nd令數(shù)，為計算機運算速度指標(biāo)的一種計量單位9. 畫出主機框圖，

10、分別以存數(shù)指令“ STA M和加法指令“ ADD M(M均為主存地址)為例，在圖中按序標(biāo)出完成該指令(包括取指令 階段)的信息流程(如-)。假設(shè)主存容量為256M*32位，在指令 字長、存儲字長、機器字長相等的條件下，指出圖中各寄存器的位數(shù)。 解：主機框圖如P13圖1.11所示。(1) STA M 指令：PS MAR MAR MM MIM MDR MDIR ,OP(IR) CU Ad(IR) MAR ACOMDR MAR MM WR(2) ADDM指 令：PS MAR MAR MM MM MDR MDIR ,OP(IR) CU Ad(IR) MAR RD MM MDRMDX, ADD ALU

11、ACC AC( MDR WR假設(shè)主存容量256M*32位，在指令字長、存儲字長、機器字長相 等的條件下，ACC X、IR、MDF寄存器均為32位，PC和MAF寄存器 均為28位。10指令和數(shù)據(jù)都存于存儲器中，計算機如何區(qū)分它們？解：計算機區(qū)分指令和數(shù)據(jù)有以下 2種方法：通過不同的時間段來區(qū)分指令和數(shù)據(jù)，即在取指令階段(或取 指微程序)取出的為指令，在執(zhí)行指令階段(或相應(yīng)微程序)取出的 即為數(shù)據(jù)。通過地址來源區(qū)分，由PC提供存儲單元地址的取出的是指令,由指令地址碼部分提供存儲單元地址的取出的是操作數(shù)。第2章 計算機的發(fā)展及應(yīng)用1. 通常計算機的更新?lián)Q代以什么為依據(jù)？答：P22主要以組成計算機基本

12、電路的元器件為依據(jù)， 如電子管、晶體管、 集成電路等。2. 舉例說明專用計算機和通用計算機的區(qū)別。答：按照計算機的效率、速度、價格和運行的經(jīng)濟性和實用性可以將 計算機劃分為通用計算機和專用計算機。 通用計算機適應(yīng)性強，但犧 牲了效率、速度和經(jīng)濟性，而專用計算機是最有效、最經(jīng)濟和最快的 計算機，但適應(yīng)性很差。例如個人電腦和計算器。3. 什么是摩爾定律？該定律是否永遠生效？為什么?答：P23,否，P36第3章系統(tǒng)總線1什么是總線？總線傳輸有何特點？為了減輕總線負(fù)載，總線上的 部件應(yīng)具備什么特點？答：P41.總線是一種能由多個部件分時共享的公共信息傳送線路。 總線傳輸?shù)奶攸c是：某一時刻只允許有一個部

13、件向總線發(fā)送信息，但多個部件可以同時從總線上接收相同的信息。為了減輕總線負(fù)載，總線上的部件應(yīng)通過三態(tài)驅(qū)動緩沖電路與總 線連通。2總線如何分類？什么是系統(tǒng)總線？系統(tǒng)總線又分為幾類，它們各 有何作用，是單向的，還是雙向的，它們與機器字長、存儲字長、存 儲單元有何關(guān)系？答：按照連接部件的不同，總線可以分為片內(nèi)總線、系統(tǒng)總線和通信 總線。系統(tǒng)總線是連接CPU主存、I/O各部件之間的信息傳輸線。系統(tǒng)總線按照傳輸信息不同又分為地址線、數(shù)據(jù)線和控制線。地 址線是單向的，其根數(shù)越多，尋址空間越大，即 CPU能訪問的存儲單 元的個數(shù)越多；數(shù)據(jù)線是雙向的，其根數(shù)與存儲字長相同，是機器字 長的整數(shù)倍。3.常用的總線

14、結(jié)構(gòu)有幾種？不同的總線結(jié)構(gòu)對計算機的性能有什么 影響？舉例說明。答：略。見P52-55。4. 為什么要設(shè)置總線判優(yōu)控制？常見的集中式總線控制有幾種？各 有何特點？哪種方式響應(yīng)時間最快？哪種方式對電路故障最敏感？ 答：總線判優(yōu)控制解決多個部件同時申請總線時的使用權(quán)分配問題；常見的集中式總線控制有三種：鏈?zhǔn)讲樵?、計?shù)器定時查詢、獨 立請求；特點：鏈?zhǔn)讲樵兎绞竭B線簡單，易于擴充，對電路故障最敏感； 計數(shù)器定時查詢方式優(yōu)先級設(shè)置較靈活， 對故障不敏感，連線及控制 過程較復(fù)雜；獨立請求方式速度最快，但硬件器件用量大，連線多， 成本較咼。5. 解釋下列概念：總線寬度、總線帶寬、總線復(fù)用、總線的主設(shè)備（或主

15、模塊）、總線的從設(shè)備（或從模塊）、總線的傳輸周期和總線的 通信控制。答：P46。總線寬度：通常指數(shù)據(jù)總線的根數(shù)；總線帶寬：總線的數(shù)據(jù)傳輸率，指單位時間內(nèi)總線上傳輸數(shù)據(jù)的 位數(shù)；總線復(fù)用：指同一條信號線可以分時傳輸不同的信號。總線的主設(shè)備（主模塊）：指一次總線傳輸期間，擁有總線控制權(quán)的設(shè)備（模塊）；總線的從設(shè)備（從模塊）：指一次總線傳輸期間，配合主設(shè)備完成數(shù)據(jù)傳輸?shù)脑O(shè)備（模塊），它只能被動接受主設(shè)備發(fā)來的命令；總線的傳輸周期：指總線完成一次完整而可靠的傳輸所需時間；總線的通信控制：指總線傳送過程中雙方的時間配合方式。6. 試比較同步通信和異步通信。答：同步通信：指由統(tǒng)一時鐘控制的通信，控制方式簡

16、單，靈活性差， 當(dāng)系統(tǒng)中各部件工作速度差異較大時， 總線工作效率明顯下降。適合 于速度差別不大的場合。異步通信：指沒有統(tǒng)一時鐘控制的通信，部件間米用應(yīng)答方式進行聯(lián)系，控制方式較同步復(fù)雜，靈活性高，當(dāng)系統(tǒng)中各部件工作速度 差異較大時，有利于提高總線工作效率。7. 畫圖說明異步通信中請求與回答有哪幾種互鎖關(guān)系？答：見 P61-62,圖 3.86。8. 為什么說半同步通信同時保留了同步通信和異步通信的特點？答：半同步通信既能像同步通信那樣由統(tǒng)一時鐘控制，又能像異步通信那樣允許傳輸時間不一致，因此工作效率介于兩者之間。9. 分離式通訊有何特點，主要用于什么系統(tǒng)? 答：分離式通訊的特點是：（1）各模塊欲

17、占用總線使用權(quán)都必須提出 申請；（2）在得到總線使用權(quán)后，主模塊在先定的時間內(nèi)向?qū)Ψ絺魉?信息，采用同步方式傳送，不再等待對方的回答信號；（3）各模塊在 準(zhǔn)備數(shù)據(jù)的過程中都不占用總線，使總線可接受其它模塊的請求；（4） 總線被占用時都在做有效工作，或者通過它發(fā)送命令，或者通過它傳 送數(shù)據(jù)，不存在空閑等待時間，充分利用了總線的占用，從而實現(xiàn)了 總線在多個主、從模塊間進行信息交叉重疊并行傳送。分離式通訊主要用于大型計算機系統(tǒng)。10. 為什么要設(shè)置總線標(biāo)準(zhǔn)？你知道目前流行的總線標(biāo)準(zhǔn)有哪些？ 什么叫plug and play ?哪些總線有這一特點？答：總線標(biāo)準(zhǔn)的設(shè)置主要解決不同廠家各類模塊化產(chǎn)品的兼容

18、問題；目前流行的總線標(biāo)準(zhǔn)有：ISA、EISA、PCI等；plug and play :即插即用，EISA、PCI等具有此功能。11. 畫一個具有雙向傳輸功能的總線邏輯圖。答：在總線的兩端分別配置三態(tài)門，就可以使總線具有雙向傳輸功能aoa1Lbob1an12. 設(shè)數(shù)據(jù)總線上接有 A B、C、D四個寄存器，要求選用合適的74 系列芯片，完成下列邏輯設(shè)計：（1）設(shè)計一個電路，在同一時間實現(xiàn) XA DB和D-C寄存器間 的傳送；（2）設(shè)計一個電路，實現(xiàn)下列操作：T0時刻完成X總線；T1時刻完成總線-A;T2時刻完成A-總線；T3時刻完成總線-B。解：（1）由T打開三態(tài)門將D寄存器中的內(nèi)容送至總線bus

19、，由cp 脈沖同時將總線上的數(shù)據(jù)打入到 A、B C寄存器中。T和cp的時間 關(guān)系如圖（1）所示。圖(1)(2)三態(tài)門1受T0+T1控制，以確保TO時刻D-總線，以及T1時刻總線-接收門1-A。三態(tài)門2受T2+ T3控制，以確保T2時刻AP總線，以及T3時刻總線接收門2 B。TO、T1、T2、T3 波形圖如圖(2)所示。BUSJ r三態(tài)門1T0+T1一接收攵門2T3圖13什么是總線的數(shù)據(jù)傳輸率，它與哪些因素有關(guān)？答：總線數(shù)據(jù)傳輸率即總線帶寬，指單位時間內(nèi)總線上傳輸數(shù)據(jù)的位 數(shù)，通常用每秒傳輸信息的字節(jié)數(shù)來衡量。它與總線寬度和總線頻率 有關(guān)，總線寬度越寬，頻率越快，數(shù)據(jù)傳輸率越高。14. 設(shè)總線的

20、時鐘頻率為 8MHZ個總線周期等于一個時鐘周期。如果一個總線周期中并行傳送16位數(shù)據(jù)，試問總線的帶寬是多少？解：由于：f=8MHz,T=1/f=1/8M秒，一個總線周期等于一個時鐘周期所以：總線帶寬=16/（ 1/8M）= 128Mbps15. 在一個32位的總線系統(tǒng)中，總線的時鐘頻率為 66MHZ假設(shè)總 線最短傳輸周期為4個時鐘周期，試計算總線的最大數(shù)據(jù)傳輸率。若 想提高數(shù)據(jù)傳輸率，可采取什么措施？解：總線傳輸周期=4*1/66M秒總線的最大數(shù)據(jù)傳輸率=32/（4/66M）=528Mbps若想提咼數(shù)據(jù)傳輸率，可以提咼總線時鐘頻率、增大總線寬度或者減少總線傳輸周期包含的時鐘周期個數(shù)。16. 在

21、異步串行傳送系統(tǒng)中，字符格式為：1個起始位、8個數(shù)據(jù)位、 1個校驗位、2個終止位。若要求每秒傳送120個字符，試求傳送的 波特率和比特率。解：一幀包含：1+8+1+2=12位故波特率為：（1+8+1+2）*120=1440bps比特率為：8*120=960bps存儲器1. 解釋概念：主存、輔存、 Cache RAM SRAM DRAM ROM PROM EPROM/IEEPROMCDROJMFIash Memory。答：主存：主存儲器，用于存放正在執(zhí)行的程序和數(shù)據(jù)。CPU可以直接進行隨機讀寫，訪問速度較高。輔存：輔助存儲器，用于存放當(dāng)前暫不執(zhí)行的程序和數(shù)據(jù)，以及 一些需要永久保存的信息。Cac

22、he：高速緩沖存儲器，介于 CPU和主存之間，用于解決 CPU 和主存之間速度不匹配問題。RAM半導(dǎo)體隨機存取存儲器，主要用作計算機中的主存。SRAM靜態(tài)半導(dǎo)體隨機存取存儲器。DRAM動態(tài)半導(dǎo)體隨機存取存儲器。ROM掩膜式半導(dǎo)體只讀存儲器。由芯片制造商在制造時寫入內(nèi) 容，以后只能讀出而不能寫入。PROM可編程只讀存儲器，由用戶根據(jù)需要確定寫入內(nèi)容，只能 寫入一次。EPROM紫外線擦寫可編程只讀存儲器。需要修改內(nèi)容時，現(xiàn)將 其全部內(nèi)容擦除，然后再編程。擦除依靠紫外線使浮動?xùn)艠O上的電荷 泄露而實現(xiàn)。EEPROM電擦寫可編程只讀存儲器。CDROM只讀型光盤。Flash Memory :閃速存儲器?；?/p>

23、稱快擦型存儲器。2. 計算機中哪些部件可以用于存儲信息？按速度、容量和價格/位排序說明。答：計算機中寄存器、Cache主存、硬盤可以用于存儲信息。按速度由高至低排序為：寄存器、Cache主存、硬盤；按容量由小至大排序為：寄存器、Cache主存、硬盤；按價格/位由高至低排序為：寄存器、Cache主存、硬盤。3. 存儲器的層次結(jié)構(gòu)主要體現(xiàn)在什么地方？為什么要分這些層次？ 計算機如何管理這些層次？答：存儲器的層次結(jié)構(gòu)主要體現(xiàn)在Cache-主存和主存-輔存這兩個存 儲層次上。Cache-主存層次在存儲系統(tǒng)中主要對CPU訪存起加速作用，即從 整體運行的效果分析，CPU訪存速度加快，接近于Cache的速度

24、，而 尋址空間和位價卻接近于主存。主存-輔存層次在存儲系統(tǒng)中主要起擴容作用，即從程序員的角度看，他所使用的存儲器其容量和位價接近于輔存，而速度接近于主存。綜合上述兩個存儲層次的作用，從整個存儲系統(tǒng)來看，就達到了 速度快、容量大、位價低的優(yōu)化效果。主存與CACH之間的信息調(diào)度功能全部由硬件自動完成。 而主存與輔存層次的調(diào)度目前廣泛采用虛擬存儲技術(shù)實現(xiàn)，即將主存與輔存的一部分通過軟硬結(jié)合的技術(shù)組成虛擬存儲器，程序員可使用這個比 主存實際空間（物理地址空間）大得多的虛擬地址空間（邏輯地址空 間）編程，當(dāng)程序運行時，再由軟、硬件自動配合完成虛擬地址空間 與主存實際物理空間的轉(zhuǎn)換。因此，這兩個層次上的調(diào)

25、度或轉(zhuǎn)換操作 對于程序員來說都是透明的。4. 說明存取周期和存取時間的區(qū)別。解：存取周期和存取時間的主要區(qū)別是： 存取時間僅為完成一次操作 的時間，而存取周期不僅包含操作時間，還包含操作后線路的恢復(fù)時 間。即：存取周期二存取時間+恢復(fù)時間5什么是存儲器的帶寬？若存儲器的數(shù)據(jù)總線寬度為 32位，存取周 期為200ns,則存儲器的帶寬是多少？解：存儲器的帶寬指單位時間內(nèi)從存儲器進出信息的最大數(shù)量。存儲器帶寬 二1/200ns X 32位二160M 位/秒二20MB/秒二5M 字/秒注意：字長32位，不是16位。（注：1ns=109s）6. 某機字長為32位，其存儲容量是64KB按字編址它的尋址范圍

26、 是多少？若主存以字節(jié)編址，試畫出主存字地址和字節(jié)地址的分配情況。解：存儲容量是64KB時，按字節(jié)編址的尋址范圍就是 64K如按字編址，其尋址范圍為：64K /(32/8 ) = 16K主存字地址和字節(jié)地址的分配情況:如圖字節(jié)地址字地址7. 一個容量為16KX 32位的存儲器，其地址線和數(shù)據(jù)線的總和是多 少？當(dāng)選用下列不同規(guī)格的存儲芯片時，各需要多少片？1KX 4 位，2KX 8 位，4KX 4 位，16KX 1 位，4KX 8 位，8KX 8 位解：地址線和數(shù)據(jù)線的總和 二14 + 32 = 46 根；選擇不同的芯片時，各需要的片數(shù)為：1KX 4： (16KX 32) /(1KX 4) =

27、16 X 8 = 128 片2KX 8： (16KX 32) /(2KX 8) = 8 X 4 = 32 片4KX 4： (16KX 32) /(4KX 4) = 4 X 8 = 32 片16KX 1： (16KX 32) /(16KX 1) = 1 X 32 = 32 片4KX 8： (16KX 32) /(4KX 8) = 4 X 4 = 16 片8KX 8： (16KX 32) /(8KX 8) = 2 X 4 = 8 片8. 試比較靜態(tài)RAM和動態(tài)RAM答：略。（參看課件）9. 什么叫刷新？為什么要刷新？說明刷新有幾種方法。 解：刷新：對DRAM定期進行的全部重寫過程；刷新原因：因電容

28、泄漏而引起的DRAM所存信息的衰減需要及時補 充，因此安排了定期刷新操作；常用的刷新方法有三種：集中式、分散式、異步式。集中式：在最大刷新間隔時間內(nèi)，集中安排一段時間進行刷新， 存在CPU訪存死時間。分散式：在每個讀/寫周期之后插入一個刷新周期，無CPU訪存死 時間。異步式：是集中式和分散式的折衷。10. 半導(dǎo)體存儲器芯片的譯碼驅(qū)動方式有幾種？解：半導(dǎo)體存儲器芯片的譯碼驅(qū)動方式有兩種：線選法和重合法。線選法：地址譯碼信號只選中同一個字的所有位，結(jié)構(gòu)簡單，費 器材；重合法：地址分行、列兩部分譯碼，行、列譯碼線的交叉點即為 所選單元。這種方法通過行、列譯碼信號的重合來選址，也稱矩陣譯 碼?？纱蟠蠊?jié)

29、省器材用量，是最常用的譯碼驅(qū)動方式。11. 一個8KX 8位的動態(tài)RAM芯片，其內(nèi)部結(jié)構(gòu)排列成 256X256形 式，存取周期為0.1卩s。試問采用集中刷新、分散刷新和異步刷新 三種方式的刷新間隔各為多少？解：采用分散刷新方式刷新間隔為:2ms，其中刷新死時間為：256 X0.1 口 s=25.6 口 s采用分散刷新方式刷新間隔為：256X（0.1卩s+x 0.1卩s） =51.2a s采用異步刷新方式刷新間隔為:2ms12. 畫出用1024X 4位的存儲芯片組成一個容量為 64KX 8位的存儲 器邏輯框圖。要求將64K分成4個頁面，每個頁面分16組，指出共 需多少片存儲芯片。解：設(shè)采用SRA

30、M芯片，則：總片數(shù)二 （64KX 8 位）/ （1024 X 4 位）二 64 X 2 = 128 片題意分析：本題設(shè)計的存儲器結(jié)構(gòu)上分為總體、頁面、組三級， 因此畫圖時也應(yīng)分三級畫。首先應(yīng)確定各級的容量：頁面容量 二 總?cè)萘? 頁面數(shù)二64K X8 / 4 = 16K X 8位，4片 16KX 8字串聯(lián)成64KX 8位組容量二 頁面容量/ 組數(shù) 二16K X 8位/ 16 = 1K X 8位， 16片1KX 8位字串聯(lián)成16KX 8位組內(nèi)片數(shù)二組容量/片容量二1K X 8位/ 1K X 4位二2片，兩片1KX 4位芯片位并聯(lián)成1KX 8位存儲器邏輯框圖：（略）13. 設(shè)有一個64KX 8位的

31、RAM芯片，試問該芯片共有多少個基本單 元電路（簡稱存儲基元）？欲設(shè)計一種具有上述同樣多存儲基元的芯 片，要求對芯片字長的選擇應(yīng)滿足地址線和數(shù)據(jù)線的總和為最小，試確定這種芯片的地址線和數(shù)據(jù)線，并說明有幾種解答。解：存儲基元總數(shù) 二64K X 8位二512K位二2 19位；思路：如要滿足地址線和數(shù)據(jù)線總和最小，應(yīng)盡量把存儲元安排在字向，因為地址位數(shù)和字?jǐn)?shù)成 2的幕的關(guān)系，可較好地壓縮線數(shù)。設(shè)地址線根數(shù)為a,數(shù)據(jù)線根數(shù)為b,則片容量為：2ax b = 2 19; b = 2 19-a;若 a = 19 ,b = 1，總和二19+1 = 20 ;a = 18 ,b = 2，總和二18+2 = 20

32、;a = 17,b = 4，總和二 17+4 = 21;a = 16,b = 8，總和二 16+8 = 24;由上可看出：芯片字?jǐn)?shù)越少，芯片字長越長，引腳數(shù)越多。芯 片字?jǐn)?shù)減1、芯片位數(shù)均按2的幕變化。結(jié)論：如果滿足地址線和數(shù)據(jù)線的總和為最小，這種芯片的引 腳分配方案有兩種：地址線 二19根，數(shù)據(jù)線二1根；或地址線二18 根，數(shù)據(jù)線二2根。14. 某8位微型機地址碼為18位，若使用4KX4位的RAM芯片組成 模塊板結(jié)構(gòu)的存儲器，試問：(1) 該機所允許的最大主存空間是多少？(2) 若每個模塊板為32KX 8位，共需幾個模塊板？(3) 每個模塊板內(nèi)共有幾片RAM芯片？(4) 共有多少片RAM(5

33、) CPU如何選擇各模塊板？解：(1)該機所允許的最大主存空間是：218 X 8位二256KX 8位二256KB(2) 模塊板總數(shù) 二256K X 8 / 32K X 8 = 8塊(3) 板內(nèi)片數(shù) 二32K X 8位/ 4K X 4位二8 X 2 = 16片(4) 總片數(shù)二16片X 8 = 128片(5) CPU過最高3位地址譯碼輸出選擇模板，次高 3位地址譯 碼輸出選擇芯片。地址格式分配如下：模板號(3位)芯片號(3位)片內(nèi)地址(12位)15. 設(shè)CPU共有16根地址線，8根數(shù)據(jù)線，并用MREQ (低電平有效) 作訪存控制信號，R/W作讀寫命令信號(高電平為讀，低電平為寫)。 現(xiàn)有下列存儲芯

34、片：RO( 2KX 8位，4KX 4位，8KX8位)，RAM( 1K X 4位，2KX 8位，4KX 8位)，及74138譯碼器和其他門電路(門電 路自定)。試從上述規(guī)格中選用合適芯片，畫出 CPU和存儲芯片的連 接圖。要求：(1) 最小4K地址為系統(tǒng)程序區(qū)，409616383地址范圍為用戶程 序區(qū)。(2) 指出選用的存儲芯片類型及數(shù)量。(3) 詳細畫出片選邏輯。解：(1)地址空間分配圖：系統(tǒng)程序區(qū)(ROM共 4KB : 0000H-0FFFH用戶程序區(qū)(RAM共 12KB： 1000H-3FFFH(2) 選片：ROM選擇4KX 4位芯片2片，位并聯(lián)RAM選擇4KX 8位芯片3片，字串聯(lián)(RA

35、M1地址范圍為：1000H-1FFFH,RAM地址范圍為2000H-2FFFH, RAM3地址范圍為:3000H-3FFFH)(3)各芯片二進制地址分配如下:A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0ROM10000000000000000,20000011111111111RAM100010000000000000001111111111111RAM200100000000000000010111111111111RAM300110000000000000011111111111111CPI和存儲器連接邏輯圖及片選邏輯如下圖（3）所示:圖（3）16. CPU

36、假設(shè)同上題，現(xiàn)有8片8KX 8位的RAM芯片與CPU相連，試 回答：（1）用74138譯碼器畫出CPU與存儲芯片的連接圖；（2）寫出每片RAM的地址范圍；（3）如果運行時發(fā)現(xiàn)不論往哪片 RAM寫入數(shù)據(jù)后，以AOOOH為起 始地址的存儲芯片都有與其相同的數(shù)據(jù)，分析故障原因。（4） 根據(jù)（1）的連接圖，若出現(xiàn)地址線 A13與CPU斷線，并搭 接到高電平上，將出現(xiàn)什么后果？解：（1） CPU與存儲器芯片連接邏輯圖：+5V（2）地址空間分配圖:RAM0:0000H1FFFHRAM1:2000H3FFFHRAM2:4000H5FFFHRAM3:6000H7FFFHRAM4:8000H9FFFHRAM5:

37、A000H1BFFFHRAM6:C000H1DFFFHRAM7:E000H1FFFFH（3）如果運行時發(fā)現(xiàn)不論往哪片 RAM寫入數(shù)據(jù)后，以AOOOH為 起始地址的存儲芯片（RAM5）都有與其相同的數(shù)據(jù)，則根本的故障原因 為：該存儲芯片的片選輸入端很可能總是處于低電平。假設(shè)芯片與譯碼器本身都是好的，可能的情況有：1）該片的CS端與WE端錯連或短路；2）該片的CS端與CPU的 MREQ端錯連或短路；3）該片的CS端與地線錯連或短路。（4）如果地址線A13與CPU斷線，并搭接到高電平上，將會出現(xiàn)A13恒為“1”的情況。此時存儲器只能尋址 A13=1的地址空間（奇 數(shù)片），A13=0的另一半地址空間（

38、偶數(shù)片）將永遠訪問不到。若對A13=0的地址空間（偶數(shù)片）進行訪問，只能錯誤地訪問到A13=1的對應(yīng)空間（奇數(shù)片）中去。17. 寫出1100、1101、1110、1111對應(yīng)的漢明碼解：有效信息均為n=4位，假設(shè)有效信息用b4b3b2b1表示校驗位位數(shù)k=3位，（2k=n+k+1）設(shè)校驗位分別為c1、c2、c3，則漢明碼共 4+3=7位，即:C1c2b4c3b3b2b1校驗位在漢明碼中分別處于第1、2、4位c1=b4 b3 b1c2=b4 b2 b1c3=b3 b2 b1當(dāng)有效信息為1100 時,c3c2c1=110,漢明碼為0111100。當(dāng)有效信息為1101 時,c3c2c1=001,漢明

39、碼為1010101。當(dāng)有效信息為1110 時,c3c2c1=000,漢明碼為0010110。當(dāng)有效信息為1111 時,c3c2c1=111,漢明碼為1111111。18. 已知收到的漢明碼（按配偶原則配置）為1100100、1100111、1100000、1100001,檢查上述代碼是否出錯？第幾位出錯？解：假設(shè)接收到的漢明碼為：cl c2 b4 c3 b3 b2 bl糾錯過程如下：P1=c1b4b3b1P2二c2b4b2b1P3二c3b3b2b1如果收到的漢明碼為1100100,則p3p2p仁011,說明代碼有錯,第3位（b4）出錯，有效信息為：1100如果收到的漢明碼為1100111，則p

40、3p2p1 = 111,說明代碼有錯, 第7位（bT）出錯，有效信息為：0110如果收到的漢明碼為1100000,則p3p2p1=110,說明代碼有錯, 第6位（b2）出錯，有效信息為：0010如果收到的漢明碼為1100001，則p3p2p仁001,說明代碼有錯,第1位（c1 ）出錯，有效信息為：000119. 已經(jīng)接收到下列漢明碼，分別寫出它們所對應(yīng)的欲傳送代碼。（1）1100000（按偶性配置）（2）1100010 （按偶性配置）（3）1101001 （按偶性配置）（4）0011001 （按奇性配置）（5）1000000 （按奇性配置）（6）1110001 （按奇性配置）解：（一）假設(shè)接收

41、到的漢明碼為C1 C2 B4 C3 B3 B2 B1）按偶性配置則:P1=C1 B4 B3 B1P2二C2 B4 B2 B1P3=C3 B3 B1(1) 如接收到的漢明碼為1100000,P1 = 1000=1P2=1000=1P3=0 0 0=0P3P2P1=011第3位出錯，可糾正為1110000,故欲傳送的信息為 1000。(2) 如接收到的漢明碼為1100010,P1 = 1000=1P2=1010=0P3=0 0 0=0P3P2P1=001第1位出錯，可糾正為 0100010,故欲傳送的信息 為 0010。(3) 如接收到的漢明碼為1101001,P1 = 1001=0P2=1001

42、=0P3=1 0 1=0(二)假設(shè)接收到的漢明碼為 C1 C2 B4 C3 B3 B2 B1,按奇性配置則:P1=C1B4B3B11P2=C2B4B2B11P3=C3B3B11(4) 如接收到的漢明碼為0011001,P1= 01011 = 1P2=01011 = 1P3=1011 = 1P3P2P1 = 111第7位出錯，可糾正為 0011000,故欲傳送的信息 為 1000。(5) 如接收到的漢明碼為1000000,P1 = 10001=0P2=01001=0P3=0001 = 1P3P2P1 = 100第4位出錯，可糾正為1001000,故欲傳送的信息 為 0000。(6) 如接收到的漢

43、明碼為1110001,P1 = 11011=0P2=11011=0P3=0011=0P3P2P1=000傳送無錯，故欲傳送的信息為 100120. 欲傳送的二進制代碼為1001101,用奇校驗來確定其對應(yīng)的漢明碼，若在第6位出錯，說明糾錯過程。解：欲傳送的二進制代碼為1001101，有效信息位數(shù)為n=7位，則漢 明校驗的校驗位為k位，貝心2k=n+k+1, k=4,進行奇校驗設(shè)校驗位為 C1C2C3C,漢明碼為 C1C2B7C3B6B5B4C4B3B2B1C1 = 1B7B6B4B3B1 = 110111 = 1C2=1B7B5B4B2B1 = 110101=0C3=1B6B5B4=1001=

44、0C4=1B3B2B1 = 1101 = 1故傳送的漢明碼為10100011101，若第6位(B5)出錯，即接收的碼字為10100111101,則P1=1 C1B7B6B4B3B1=1110111=0P2=1 C2B7B5B4B2B1=1011101 = 1P3=1 C3B6B5B4=10011=1P4=1 C4B3B2B1=11101=0P4P3P2P1=011說明第6位出錯，對第6位取反即完成糾錯。21. 為什么在漢明碼糾錯過程中，新的檢測位P4P2P1的狀態(tài)即指出了編碼中錯誤的信息位？答：漢明碼屬于分組奇偶校驗，P4P2P1=000說明接收方生成的校驗AiAO位和收到的校驗位相同，否則不

45、同說明出錯。由于分組時校驗位只參 加一組奇偶校驗，有效信息參加至少兩組奇偶校驗，若果校驗位出錯, P4P2P1的某一位將為1,剛好對應(yīng)位號4、2、1；若果有效信息出錯, 將引起P4P2P1中至少兩位為1,女口 B1出錯，將使 P4P1均為1,P2=0,P4P2P1 = 101,22. 某機字長16位，常規(guī)的存儲空間為64K字，若想不改用其他高 速的存儲芯片，而使訪存速度提高到8倍，可采取什么措施？畫圖說 明。解：若想不改用高速存儲芯片，而使訪存速度提高到8倍，可采取八體交叉存取技術(shù)，8體交叉訪問時序如下圖:1111單體訪存周期1一啟動存儲體1啟動存儲體2啟動存儲體3啟動存儲體4啟動存儲體5啟動

46、存儲體6啟動存儲體7啟動存儲體023. 設(shè)CPU共有16根地址線，8根數(shù)據(jù)線，并用m/!O作為訪問存儲 器或I/O的控制信號（高電平為訪存，低電平為訪 I/O），WR （低電 平有效）為寫命令，RD （低電平有效）為讀命令。設(shè)計一個容量為64KB的采用低位交叉編址的8體并行結(jié)構(gòu)存儲器?，F(xiàn)有下圖所示的存儲器芯片和138譯碼器JL UOERAMWeDpYnD0畫出CPU和存儲器芯片（芯片容量自定）的連接圖，并寫出圖中每個存儲芯片的地址范圍（用十六進制數(shù)表示）。解：8體低位交叉并行存儲器的每個存儲體容量為 64KB/8=8KB因此 應(yīng)選擇8KBRA芯片，芯片地址線12根（A0-A12）,數(shù)據(jù)線8根（

47、D0-D7）， 用138譯碼器進行存儲體的選擇。設(shè)計如下：24. 一個4體低位交叉的存儲器，假設(shè)存儲周期為 T, CPU每隔1/4 存取周期啟動一個存儲體，試問依次訪問64個字需多少個存取周期？解: 4體低位交叉的存儲器的總線傳輸周期為t,t=T/4，依次訪問64個字所需時間為：t=T+(64-1) t =T+63T/4=16.75T25什么是“程序訪問的局部性” ？存儲系統(tǒng)中哪一級采用了程序訪 問的局部性原理？答：程序運行的局部性原理指：在一小段時間內(nèi)，最近被訪問過的程 序和數(shù)據(jù)很可能再次被訪問；在空間上，這些被訪問的程序和數(shù)據(jù)往 往集中在一小片存儲區(qū)；在訪問順序上，指令順序執(zhí)行比轉(zhuǎn)移執(zhí)行的

48、 可能性大（大約5:1 ）。存儲系統(tǒng)中Cache-主存層次和主存-輔存層 次均采用了程序訪問的局部性原理。26. 計算機中設(shè)置Cache的作用是什么？能否將 Cache的容量擴大， 最后取代主存，為什么？答：計算機中設(shè)置Cache的作用是解決CPU和主存速度不匹配問題。不能將Cache的容量擴大取代主存，原因是：（1）Cache容量越 大成本越高，難以滿足人們追求低價格的要求；（2）如果取消主存，當(dāng)CPU訪問Cache失敗時，需要將輔存的內(nèi)容調(diào)入 Cache再由CPU訪 問，造成CPU等待時間太長，損失更大。27. Cache做在CPU芯片內(nèi)有什么好處？將指令 Cache和數(shù)據(jù)Cache 分開

49、又有什么好處？答：Cache做在CPU芯片內(nèi)主要有下面幾個好處：（1）可提高外部總線的利用率。因為Cache在CPU芯片內(nèi)，CPU 訪問Cache時不必占用外部總線。(2) Cache不占用外部總線就意味著外部總線可更多地支持I/O 設(shè)備與主存的信息傳輸，增強了系統(tǒng)的整體效率。(3) 可提高存取速度。因為 Cache與CPU之間的數(shù)據(jù)通路大大 縮短,故存取速度得以提高。將指令Cache和數(shù)據(jù)Cache分開有如下好處：1) 可支持超前控制和流水線控制，有利于這類控制方式下指令預(yù)取操作的完成。2) 指令Cache可用RO廡現(xiàn)，以提高指令存取的可靠性。3) 數(shù)據(jù)Cache對不同數(shù)據(jù)類型的支持更為靈活

50、，既可支持整數(shù)(例32位)，也可支持浮點數(shù)據(jù)(如64 位)。補充：Cache結(jié)構(gòu)改進的第三個措施是分級實現(xiàn)，如二級緩存結(jié)構(gòu)，即在片內(nèi)Cache (L1)和主存之間再設(shè)一個片外 Cache (L2)，片外緩存 既可以彌補片內(nèi)緩存容量不夠大的缺點，又可在主存與片內(nèi)緩存間起 到平滑速度差的作用，加速片內(nèi)緩存的調(diào)入調(diào)出速度。28. 設(shè)主存容量為256K字，Cache容量為2K字，塊長為4。(1) 設(shè)計Cache地址格式，Cache中可裝入多少塊數(shù)據(jù)？(2) 在直接映射方式下，設(shè)計主存地址格式。(3) 在四路組相聯(lián)映射方式下，設(shè)計主存地址格式。(4) 在全相聯(lián)映射方式下，設(shè)計主存地址格式。(5) 若存儲

51、字長為32位，存儲器按字節(jié)尋址，寫出上述三種映射方式下主存的地址格式。解: （1） Cache容量為 2K字，塊長為 4, Cache共有 2K/4=211/22=29=512塊，Cache字地址9位，字塊內(nèi)地址為2位因此，Cache地址格式設(shè)計如下：Cache字塊地址（9位）字塊內(nèi)地址（2位）（2）主存容量為256K字=218字，主存地址共18位，共分256K/4=216 塊，主存字塊標(biāo)記為18-9-2=7位。直接映射方式下主存地址格式如下：主存字塊標(biāo)記（7位）Cache字塊地址（9位）字塊內(nèi)地址（2位）（3）根據(jù)四路組相聯(lián)的條件，一組內(nèi)共有 4塊，得Cache共分為5 1 2/4=128=

52、27 組，主存字塊標(biāo)記為18-7-2=9位，主存地址格式設(shè)計如下：主存字塊標(biāo)記（9位）組地址（7位）字塊內(nèi)地址（2位）（4）在全相聯(lián)映射方式下，主存字塊標(biāo)記為18-2=16位，其地址格式如下：主存字塊標(biāo)記（16位）字塊內(nèi)地址（2位）（5）若存儲字長為32位，存儲器按字節(jié)尋址，則主存容量為256K*32/4=221B,Cache 容量為 2K*32/4=214B,塊長為 4*32/4=32B=25B，字塊內(nèi)地址為5位，在直接映射方式下，主存字塊標(biāo)記為 21-9-5=7位，主存地址格式為：主存字塊標(biāo)記（7位）Cache字塊地址（9位）字塊內(nèi)地址（5位）在四路組相聯(lián)映射方式下，主存字塊標(biāo)記為21-7-5=9億主存地址格式為：主存字塊標(biāo)記（9位）組地址（7位）字塊內(nèi)地址（5位）在全相聯(lián)映射方式下，主存字塊標(biāo)記為21-5=16位，主存地址格式為：主存字塊標(biāo)記（16位）字塊內(nèi)地址（5位）29假設(shè)CPU執(zhí)行某段程序時共訪問Cache命中4800次，訪問主存 200次，已知Cache的存取周期為30ns,