1、第七章組合邏輯電路第七章第七章 組合邏輯電路組合邏輯電路n 第一節第一節 組合邏輯電路的分析組合邏輯電路的分析n 第二節第二節 組合邏輯電路的設計組合邏輯電路的設計n 第三節第三節 編碼器和譯碼器編碼器和譯碼器n 第四節第四節 數據分配器和選擇器數據分配器和選擇器 n 第五節第五節 運算器運算器第七章組合邏輯電路第一節第一節 組合邏輯電路的分析組合邏輯電路的分析n 組合邏輯電路組合邏輯電路n 組合邏輯電路的分析步驟組合邏輯電路的分析步驟n 例題例題第七章組合邏輯電路一、組合邏輯電路一、組合邏輯電路數字電路數字電路組合邏輯電路組合邏輯電路時序邏輯電路時序邏輯電路組合邏輯電路在任意時刻，輸出狀態值

2、組合邏輯電路在任意時刻，輸出狀態值取決于該時刻各輸入狀態的組合，而與先前取決于該時刻各輸入狀態的組合，而與先前狀態無關的邏輯電路。狀態無關的邏輯電路。二、組合邏輯電路的分析步驟二、組合邏輯電路的分析步驟 由已知邏輯圖列寫邏輯表達式；由已知邏輯圖列寫邏輯表達式； 化簡表達式；化簡表達式； 列寫真值表；列寫真值表； 分析邏輯功能。分析邏輯功能。第七章組合邏輯電路例例1、分析電路的邏輯功能。、分析電路的邏輯功能。&F&A B&A BABA ABB ABBABAF )BA(B)BA(A BABA A BF 0 0 0 1 1 0 1 10110異或門異或門 =1BABABAF 第七章組合邏輯電路 =1

3、例例2、分析電路的邏輯功能。、分析電路的邏輯功能。A BB AABF B AAB A BF 0 0 0 1 1 0 1 10110同或門同或門&F&A B& BABA ABBAB AABF 第七章組合邏輯電路例例3、裁判表決電路、裁判表決電路BA CA、B、C表示三表示三名裁判，其中名裁判，其中A是主裁判，是主裁判，B、C是副裁判。判是副裁判。判斷工作過程。斷工作過程。FACABACABF A B C F 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 00000111 當主裁判和一當主裁判和一名副裁判認為合格名副裁判認為合格時燈亮。時燈亮。A

4、C&第七章組合邏輯電路例例4、分析下圖，寫出邏輯表達式并化簡。、分析下圖，寫出邏輯表達式并化簡。&1F1&A BC)CABC)(AABC(F CABCAABC ABC A + ABC C = ABC第七章組合邏輯電路例例5、如圖，一個用于保險柜的密碼鎖控制電路，、如圖，一個用于保險柜的密碼鎖控制電路，開鎖的條件是：開鎖的條件是：(1)要撥對密碼；要撥對密碼；(2)要將開鎖控制要將開鎖控制開關開關S閉合。條件滿足，開鎖信號為閉合。條件滿足，開鎖信號為1，報警信號，報警信號為為0 ；條件不滿足，開鎖信號為；條件不滿足，開鎖信號為0，報警信號為，報警信號為1，警鈴報警警鈴報警 。試分析該電路的密碼。

5、試分析該電路的密碼。A BCDSEC&F1開鎖信號開鎖信號F2報警信號報警信號 BADC BADC BA12FDC BA1F DC BA1F1 F11，ABCD1001 密碼是密碼是1001。 F21， ABCD1001 警鈴報警警鈴報警 。第七章組合邏輯電路 例例6、已知輸入信號波形如圖，試畫輸出波形圖。、已知輸入信號波形如圖，試畫輸出波形圖。&1&1A BCFCAC BABAC)CB(ABF ABC01 00 01 11 10CBA FA BC0000000第七章組合邏輯電路 第二節第二節 組合邏輯電路的設計組合邏輯電路的設計n 組合邏輯電路的設計步驟組合邏輯電路的設計步驟n 例題例題第七

6、章組合邏輯電路一、組合邏輯電路的設計步驟一、組合邏輯電路的設計步驟 分析邏輯功能；分析邏輯功能； 列寫真值表；列寫真值表； 由真值表列寫邏輯表達式；由真值表列寫邏輯表達式； 化簡表達式；化簡表達式； 畫出邏輯圖。畫出邏輯圖。第七章組合邏輯電路例例1、已知輸入輸出波形，試寫出邏輯表達已知輸入輸出波形，試寫出邏輯表達式，并變換為與非形式，并以與非門實現。式，并變換為與非形式，并以與非門實現。ABCF A B C F 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 10000011ABC01 00 01 11 10111ABBCABBCF ABBC F

7、A BC第七章組合邏輯電路例例2、設計一個三輸入三輸出的邏輯電路。當、設計一個三輸入三輸出的邏輯電路。當A=1，B=C=0，紅、綠燈亮；當，紅、綠燈亮；當C=1，B=A=0，黃、綠燈，黃、綠燈亮；當亮；當A=B=C=0，三個燈全亮。，三個燈全亮。A、B、C為三輸入端，為三輸入端，F1、 F2、 F3分別代分別代表紅、黃、綠燈，表紅、黃、綠燈，1 表示燈亮；表示燈亮；0 表示表示燈滅。燈滅。 A B C F1 F2 F3 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 11111111F =A B C+A B CB C 2F =A B C+A B

8、CA B 3F =A B C+A B C+A B C=B(A+AC)=A B+B C解：解：&F2A BC&F1F31第七章組合邏輯電路例例3、設計一個三人表決邏輯電路，要求、設計一個三人表決邏輯電路，要求: 三三人人A、B、C各控制一個按鍵，贊成則按鍵，各控制一個按鍵，贊成則按鍵，不贊成則不按鍵，如果多數贊成則燈亮，否不贊成則不按鍵，如果多數贊成則燈亮，否則燈不亮。則燈不亮。解：解：輸入輸入A、B、C“1”按鍵按下按鍵按下 ，“0”沒按鍵，沒按鍵，輸出輸出F“1”燈亮，燈亮， “0”燈不亮。燈不亮。得到與邏輯功能相對應的真值表得到與邏輯功能相對應的真值表第七章組合邏輯電路A B C F 0

9、0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 ABC000011111011110000L= AC + BC + AB11110000ABBCAC第七章組合邏輯電路 第三節第三節 編碼器和譯碼器編碼器和譯碼器n 編碼器編碼器n 譯碼器譯碼器第七章組合邏輯電路一、編碼器一、編碼器 數字電路中，有時需要把某種控制信息數字電路中，有時需要把某種控制信息用一個規定的二進制數來表示，這種表示控用一個規定的二進制數來表示，這種表示控制信息的二進制數稱為代碼。將控制信息轉制信息的二進制數稱為代碼。將控制信息轉換成代碼的過程稱為編碼。實現編碼的組合換成代碼的過程稱

10、為編碼。實現編碼的組合邏輯電路稱為編碼器。邏輯電路稱為編碼器。編碼器編碼器N2nn第七章組合邏輯電路 二進制編碼器二進制編碼器對對N個信號進行編碼，要保證個信號進行編碼，要保證2nN。 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 C B A 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1第七

11、章組合邏輯電路 二進制編碼器將八個高低電平信號變為二進制編碼器將八個高低電平信號變為八個不同的三位二值代碼。八個不同的三位二值代碼。 Y0Y7中任意時刻只允許有一個輸入為中任意時刻只允許有一個輸入為高電平信號。高電平信號。 二十進制編碼器二十進制編碼器將將Y0Y9 編成十個二值代碼的電路。編成十個二值代碼的電路。編碼器編碼器Y0Y9DCBA第七章組合邏輯電路000輸輸 出出輸輸 入入BCA0 (Y0)1 (Y1)2 (Y2)3 (Y3)4 (Y4)5 (Y5) 6 (Y6)7 (Y7)8 ( Y8)9 (Y9)D00011101000011110001101100000000001118421

12、BCD碼編碼表碼編碼表89DYY 4567CYYYY 2367BYYYY 13579AY YY YY 第七章組合邏輯電路T74148 83 線優先編碼器線優先編碼器 T34183 線優先編碼器線優先編碼器 T1147二十二十 進制優先編碼器進制優先編碼器常用編碼器集成電路常用編碼器集成電路填空：計算機鍵盤上填空：計算機鍵盤上101個鍵盤用二進制代個鍵盤用二進制代碼進行編碼，至少應為碼進行編碼，至少應為_位二進制數。位二進制數。2n101 n = 77第七章組合邏輯電路二、譯碼器二、譯碼器 譯碼是編碼的逆過程，是將輸入代碼的譯碼是編碼的逆過程，是將輸入代碼的含義含義“翻譯翻譯”成一組高低電平信號

13、。實現譯成一組高低電平信號。實現譯碼的組合邏輯電路稱為譯碼器。碼的組合邏輯電路稱為譯碼器。 N2n 線譯碼器線譯碼器24 線線譯碼器譯碼器38 線線416 線線譯碼器譯碼器N2nn第七章組合邏輯電路Y0&A B&Y1Y2Y324 線譯碼器線譯碼器BAY1 Y0ABBAY2 BAY3 A B Y0 Y1 Y2 Y3 0 0 0 1 1 0 1 1 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0此譯碼器此譯碼器 輸出低電輸出低電平有效。平有效。E 加入使能端加入使能端E，可以控，可以控制譯碼器的工作。制譯碼器的工作。E1，Y0Y3都為都為1，譯碼，譯碼器不工作；器不工作；E0，譯碼

14、器正常工作。，譯碼器正常工作。第七章組合邏輯電路應用實例應用實例三態門三態門三態三態門門三態三態門門三態三態門門譯碼器譯碼器A1A0Y0Y1Y2Y3 計算機計算機 中央處理中央處理 單元單元 (CPU)數據線數據線地址線地址線 外外設設數數據據線線第七章組合邏輯電路 顯示譯碼器顯示譯碼器數字顯示電路數字顯示電路譯碼器譯碼器驅動器驅動器顯示器顯示器常用的顯示方式：字形重疊式常用的顯示方式：字形重疊式 分段式分段式 點陣式點陣式 常用的數碼顯示管：輝光數碼管常用的數碼顯示管：輝光數碼管 熒光數碼管熒光數碼管 液晶顯示器液晶顯示器 發光二極管發光二極管(LED)第七章組合邏輯電路七段七段LED顯示器

15、顯示器abcdefgf g a be d c 共陰極共陰極a b c d e f g a b c d e f g 共陽極共陽極E第七章組合邏輯電路74LS139 雙雙24 線譯碼器線譯碼器 74LS1383 8線譯碼器線譯碼器 T337七段譯碼顯示器七段譯碼顯示器T1047七段譯碼驅動器七段譯碼驅動器常用譯碼器集成電路常用譯碼器集成電路顯示譯顯示譯碼器碼器A3A2A1A000001001第七章組合邏輯電路第四節第四節 數據分配器和選擇器數據分配器和選擇器 n 數據分配器數據分配器n 數據選擇器數據選擇器第七章組合邏輯電路 數據分配器是指能夠完成將一個數據數據分配器是指能夠完成將一個數據通過選擇

16、，能送到多個數據輸出端的邏通過選擇，能送到多個數據輸出端的邏輯電路。輯電路。數據輸入數據輸入Y0Y1Y2Y3地址輸入地址輸入00011011一、數據分配器一、數據分配器數數據據輸輸出出第七章組合邏輯電路74LS138數據分配器，多路轉換器數據分配器，多路轉換器 38線譯碼器線譯碼器16151413121110912345678A B CG2AG2B G1GNDUCC地址地址數據數據使能控制使能控制輸出輸出Y0 Y1 Y2 Y3 Y4 Y5 Y6Y7G1為控制端，為控制端，高電平有效高電平有效第七章組合邏輯電路二、數據選擇器二、數據選擇器 數據選擇器是指能夠完成將多個數據數據選擇器是指能夠完成將

17、多個數據通過選擇，能送到一個數據輸出端的邏通過選擇，能送到一個數據輸出端的邏輯電路。輯電路。數據輸出數據輸出I0I1I2I3地址輸入地址輸入00011011數數據據輸輸入入第七章組合邏輯電路74LS151八選一多路數據開關八選一多路數據開關16151413121110912345678 I3 I2 I1 I0 Y WGNDE I4 I5 I6 I7 S1 S2 S3UCC地址地址控制控制輸出輸出輸入輸入輸入輸入E為控制端，為控制端，低電平有效低電平有效第七章組合邏輯電路多路信號分時傳送電路多路信號分時傳送電路I0 I7E C B AYWW0 W7Y0 Y7G2BG2AG1C B AGNDGND

18、W0 W7B2 B1 B074LS15174LS138第七章組合邏輯電路第五節第五節 運算器運算器n 加法器加法器n 比較器比較器第七章組合邏輯電路一、加法器一、加法器 半加器半加器 不考慮進位，將兩個二進制數不考慮進位，將兩個二進制數A和和B相加，相加，稱為半加。實現半加運算的電路稱為半加器。稱為半加。實現半加運算的電路稱為半加器。 令令A、B為加數，為加數，S為和，為和，C為進位。可得為進位。可得真值表：真值表： A B S C 0 0 0 1 1 0 1 110010001BABABAS CA B邏輯圖邏輯圖 =1 ABSC邏輯符號邏輯符號 coABSC第七章組合邏輯電路 全加器全加器 相加時考慮來自低位的進位，稱為全加。相加時考慮來自低位的進位，稱為全加。實現全加運算的電路稱為全加器。實現全加運算的電路稱為全加器。 令令Ai、Bi為加數為加數Ci-1為低位進位，為低位進位，Si為和，為和，Ci為高位進位。可得真值表：為高位進位。可得真值表： A B Ci-1 Si Ci 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1001000110010111iiii1iiii1ii