電子技術(shù)主講教師：傅穎項目十二時序邏輯電路1.時序邏輯電路寄存器與計數(shù)器1.1時序邏輯電路的特點1.2寄存器1.3計數(shù)器1.4時序邏輯電路應(yīng)用實例數(shù)字電路分為組合邏輯電路和時序邏輯電路。時序邏輯電路與組合邏輯電路不同，它在任何時刻的輸出不僅取決于該時刻的輸入，而且還取決于輸入信號作用前的輸出狀態(tài)。時序邏輯電路一般包含有組合邏輯電路和存儲電路兩部分，其中存儲電路是由具有記憶功能的觸發(fā)器組成的。

1.1時序邏輯電路的特點時序邏輯電路的結(jié)構(gòu)框圖時序電路按照其存儲電路中各觸發(fā)器是否有統(tǒng)一時鐘控制，可劃分為同步時序電路和異步時序電路兩大類型。在同步時序電路中，所有觸發(fā)器的狀態(tài)變化都是在同一時鐘信號控制下同時發(fā)生的。在異步時序電路中，各觸發(fā)器狀態(tài)的變化不是同時發(fā)生，而是有先有后的。時序邏輯電路的分析步驟概述：任何時刻電路的穩(wěn)態(tài)輸出，不僅和該時刻的輸入信號狀態(tài)有關(guān)，而且還取決于電路輸出的現(xiàn)態(tài)。因此，時序電路結(jié)構(gòu)上存在反饋，具有記憶功能的存儲器件。特點：①時序邏輯電路通常包含組合邏輯電路和存儲電路兩部分，其中存儲電路必不可少。②存儲電路的輸出狀態(tài)必須反饋到組合邏輯電路的輸入端，與輸入信號一起共同決定組合邏輯電路的輸出。

1.1時序邏輯電路的特點時序邏輯電路的結(jié)構(gòu)框圖組合邏輯電路輸入組合邏輯電路輸出存儲電路輸入存儲電路輸出1.1時序邏輯電路的特點時序邏輯電路的分類（1）按功能劃分有計數(shù)器、寄存器、移位寄存器、讀/寫存儲器、順序脈沖發(fā)生器等。（2）按電路中觸發(fā)器狀態(tài)變化是否受同一時鐘脈沖控制可分為同步和異步。（3）按輸出信號的特性又可分為米萊型和莫爾型。（4）按能否編程又有可編程和不可編程時序邏輯電路之分。（5）按集成度的不同可分為小規(guī)模SSI、中規(guī)模MSI、大規(guī)模LSI和超大規(guī)模VLSI之別。（6）按使用開關(guān)元件類型可分有TTL型和CMOS型。1.1時序邏輯電路的特點時序邏輯電路的功能描述：1.方程描述法輸出方程是指組合邏輯電路的輸F與其輸入X以及存儲電路的反饋量Qn之間的關(guān)系式。驅(qū)動方程是指存儲電路的輸入量Z（即各位觸發(fā)器的輸入）所表示的邏輯關(guān)系式。次態(tài)方程是指時序邏輯電路的輸出次態(tài)Qn+1和存儲電路的輸入Z、時序邏輯電路的輸出現(xiàn)態(tài)Qn三者之間的關(guān)系。1.1時序邏輯電路的特點舉例說明該時序邏輯電路因沒有組合邏輯電路，因此輸出方程不存在。驅(qū)動方程：次態(tài)方程：驅(qū)動方程代入次態(tài)方程得：異步時序電路還需寫出時鐘方程：CPQ0JKQQF1CQ2JKQQF0CRDJKQQF2CQ1“1”1.1時序邏輯電路的特點2.狀態(tài)轉(zhuǎn)換特性表根據(jù)時序邏輯電路各方程，將時序邏輯電路的輸出次態(tài)與輸出現(xiàn)態(tài)的關(guān)系，用表格的形式寫出來，可以幫助人們對電路的邏輯功能有更加清晰的了解。1.1時序邏輯電路的特點3.狀態(tài)轉(zhuǎn)換圖由狀態(tài)轉(zhuǎn)換圖，可一目了然地看出時序邏輯電路的輸出現(xiàn)態(tài)向次態(tài)轉(zhuǎn)換的系統(tǒng)動作。因此狀態(tài)轉(zhuǎn)換圖提供了行為建模機制。1111101011000000010100111.1時序邏輯電路的特點4.時序圖時序圖直觀、形象地表示了時序邏輯電路輸出次態(tài)與輸出現(xiàn)態(tài)之間的轉(zhuǎn)換過程及轉(zhuǎn)換結(jié)果。CPQ0Q1Q20000010100111001011101110000011.1時序邏輯電路的特點時序邏輯電路的基本分析方法①判斷已知時序邏輯電路的類型時序邏輯電路中若包含組合邏輯電路，電路類型為米萊型；此電路只有存儲電路部分而沒有組合邏輯電路，判斷為莫爾型時序邏輯電路。②根據(jù)已知時序邏輯電路，寫出相應(yīng)方程式時鐘方程：驅(qū)動方程：次態(tài)方程：CPQ0JKQQF1CQ2JKQQF0CRDJKQQF2CQ1“1”CPQ0JKQQF1CQ2JKQQF0CRDJKQQF2CQ1“1”1.1時序邏輯電路的特點時序邏輯電路的基本分析方法③根據(jù)電路次態(tài)方程，寫出相應(yīng)狀態(tài)轉(zhuǎn)換特性表次態(tài)方程：CPQ0JKQQF1CQ2JKQQF0CRDJKQQF2CQ1“1”1.1時序邏輯電路的特點時序邏輯電路的基本分析方法④根據(jù)狀態(tài)轉(zhuǎn)換特性表，畫出相應(yīng)的狀態(tài)轉(zhuǎn)換圖1111101011000000010100111.1時序邏輯電路的特點時序邏輯電路的基本分析方法⑤根據(jù)狀態(tài)轉(zhuǎn)換圖，指出時序邏輯電路的功能電路功能：模8二進制加計數(shù)器1111101011000000010100111.1時序邏輯電路的特點歸納時序邏輯電路的分析步驟：①確定時序邏輯電路的類型：根據(jù)電路中各位觸發(fā)器是否采用同一個時鐘脈沖CP進行觸發(fā)，可判斷電路是同步時序邏輯電路還是異步時序邏輯電路；根據(jù)時序邏輯電路除CP端子外是否還有輸入信號判斷電路是米萊型還是莫爾型。②寫出已知時序邏輯電路的各相應(yīng)方程：包括驅(qū)動方程、次態(tài)方程、輸出方程(莫爾型電路不包含輸出方程)。當所分析電路屬于異步時序邏輯電路時，還需寫出各位觸發(fā)器的時鐘方程。③繪制狀態(tài)轉(zhuǎn)換真值表或狀態(tài)轉(zhuǎn)換圖：依據(jù)是第2步所寫出的各種方程。④指出時序邏輯電路的功能：主要根據(jù)狀態(tài)轉(zhuǎn)換真值表或狀態(tài)轉(zhuǎn)換圖的結(jié)果。1.1時序邏輯電路的特點分析電路功能：圖示電路是4位JK觸發(fā)器及4個與門構(gòu)成的時序邏輯電路。首先可判斷出電路類型為同步的米萊型時序邏輯電路。驅(qū)動方程：

次態(tài)方程：1.1時序邏輯電路的特點由次態(tài)方程可寫出同步十進制計數(shù)器的狀態(tài)轉(zhuǎn)換特性表：

CPQ3Q3Q1Q0Q3n+1Q2n+1Q1n+1Q0n+11↓000000012↓000100103↓001000114↓001101005↓010001016↓010101107↓011001118↓011111009↓1000100110↓1001回零進位無效碼1010101110110100110011011101010011101111111101001.1時序邏輯電路的特點同步十進制計數(shù)器：由狀態(tài)轉(zhuǎn)換特性表可畫出該計數(shù)器的狀態(tài)轉(zhuǎn)換圖如下。觀察狀態(tài)轉(zhuǎn)換圖可知，該計數(shù)器如果在計數(shù)開始時處在無效碼狀態(tài)，可自行進入有效循環(huán)體，具有自啟動能力。所謂自啟動能力：指時序邏輯電路中某計數(shù)器中的無效狀態(tài)碼，若在開機時出現(xiàn)，不用人工或其它設(shè)備的干預(yù)，計數(shù)器能夠很快自行進入有效循環(huán)體，使無效狀態(tài)碼不再出現(xiàn)的能力。

1010101111011100000000010010001101001111100110000111011001011110Q3Q2Q1Q0有效循環(huán)體無效碼無效碼無效碼1.1時序邏輯電路的特點時序邏輯電路的設(shè)計思路：時序邏輯電路的設(shè)計與其分析互為逆過程。設(shè)計時序邏輯電路時，一般要給定設(shè)計要求，設(shè)計要求可以是狀態(tài)轉(zhuǎn)換圖也可以是一段文字，根據(jù)用戶的要求設(shè)計和畫出相應(yīng)的時序邏輯電路。

例如：要求設(shè)計一個模8的二進制加計數(shù)器。①進行邏輯抽象，建立原始狀態(tài)轉(zhuǎn)換圖。②進行狀態(tài)分配，畫出用二進制代碼進行編碼后的狀態(tài)轉(zhuǎn)換圖。三位二進制代碼選擇Q2為高位觸發(fā)器的輸出，Q1為次高位觸發(fā)器的輸出，Q0為低位觸發(fā)器的輸出。

76540123模8所需位數(shù)1111101011000000010100111.1時序邏輯電路的特點③選擇觸發(fā)器類型，觸發(fā)器個數(shù)應(yīng)等于3位二進制代碼的位數(shù)

。④根據(jù)狀態(tài)轉(zhuǎn)換圖畫出狀態(tài)轉(zhuǎn)換特性表，寫出驅(qū)動方程。

RD11.1時序邏輯電路的特點④根據(jù)狀態(tài)轉(zhuǎn)換圖畫出狀態(tài)轉(zhuǎn)換特性表，寫出驅(qū)動方程。

1.1時序邏輯電路的特點⑤根據(jù)以上分析，畫出邏輯電路圖。

1.1時序邏輯電路的特點思考題：1、如何區(qū)分同步時序邏輯電路和異步時序邏輯電路？2、你能正確判斷出什么是米萊型時序邏輯電路和莫爾型時序邏輯電路嗎？3、試述時序邏輯電路的分析步驟？4、對圖示時序邏輯電路進行分析，寫出其功能真值表。1.1時序邏輯電路的特點一、寄存器的功能和分類在數(shù)字系統(tǒng)中，常常需要將一些數(shù)碼或指令存放起來，以便隨時調(diào)用，這種存放數(shù)碼和指令的邏輯部件稱為寄存器。寄存器必須具有記憶單元——觸發(fā)器，因為觸發(fā)器具有0和1兩個穩(wěn)定狀態(tài)，所以一個觸發(fā)器只能存放1位二進制數(shù)碼，存放N位數(shù)碼就應(yīng)具備N個觸發(fā)器。寄存器按所具備的功能不同可分為兩大類：數(shù)碼寄存器和移位寄存器。1.2寄存器二、數(shù)碼寄存器這種寄存器只具有接收數(shù)碼和清除原有數(shù)碼的功能，在數(shù)字電路系統(tǒng)中，常用于暫時存放某些數(shù)據(jù)。1.2寄存器集成數(shù)碼寄存器集成數(shù)碼寄存器種類較多，常見的有由邊沿觸發(fā)器組成的四D觸發(fā)器（如74HC175）、六D觸發(fā)器（如74HC174）、八D觸發(fā)器（如74HC374、74HC377）等。由鎖存器（同步觸發(fā)器）組成的寄存器，常見的有八D型鎖存器（如74HC373）。鎖存器與觸發(fā)器的區(qū)別是：其送數(shù)脈沖（CP信號）為一使能信號（電平信號），當使能信號到來（有效）時，輸出跟隨輸入數(shù)碼的變化而變化（相當于輸入直接接到輸出端）；當使能信號結(jié)束時，輸出保持使能信號跳變時的狀態(tài)不變，因此這一類寄存器有時也稱為“透明”寄存器。圖是用三態(tài)輸出八D鎖存器74HC373組成的多路數(shù)據(jù)選通電路。圖中使能端LE相當于CP端，高電平有效。1.2寄存器三、移位寄存器移位寄存器除具有存儲數(shù)碼功能外，還具有使存儲的數(shù)碼移位的功能。所謂移位功能，就是寄存器中所存儲的數(shù)據(jù)，可以在移位脈沖作用下逐次左移或右移。根據(jù)數(shù)碼在寄存器中移動情況的不同，又可把移位寄存器劃分為單向移位型和雙向移位型。從并行和串行的變換來看，又可分為串入／并出和并入／串出移位寄存器兩大類。1.2寄存器（一）單向移位寄存器1.2寄存器（一）單向移位寄存器010110001.2寄存器（一）單向移位寄存器101100011.2寄存器（一）單向移位寄存器01110021.2寄存器（一）單向移位寄存器1101031.2寄存器（一）單向移位寄存器1000010141.2寄存器（一）單向移位寄存器0000110511.2寄存器（一）單向移位寄存器0000116101.2寄存器（一）單向移位寄存器0000171011.2寄存器（一）單向移位寄存器0000810111.2寄存器單向移位寄存器數(shù)碼移動過程時序圖1.2寄存器串并輸入/串行輸出移位寄存器1.2寄存器并行輸入/串行輸出時序圖

1.2寄存器（二）雙向移位寄存器若在單向移位寄存器中再添加一些控制門，在控制信號作用下，則可構(gòu)成既能左移又能右移的雙向移位寄存器，集成寄存器74HC194是四位多功能雙向移位寄存器。（三）集成移位寄存器的應(yīng)用1.74HC164

串行輸入/并行輸出8位移位寄存器。有兩個可控制串行數(shù)據(jù)輸入端A（DSA）和B（DSB），串行輸入數(shù)據(jù)等于二者的與邏輯，即D=AB，在時鐘端CP脈沖上升沿作用下決定Q0n+1的狀態(tài)。圖是利用74HC164構(gòu)成的發(fā)光二極管循環(huán)點亮/熄滅控制電路。1.2寄存器圖是利用兩片74HC164級聯(lián)組成的16位移位寄存器。1.2寄存器2.74HC165并行、串行輸入/互補串行輸出8位移位寄存器。1.2寄存器一、計數(shù)器的功能和分類計數(shù)器是應(yīng)用最為廣泛的時序邏輯電路，可以對脈沖進行計數(shù)，還常用于數(shù)字系統(tǒng)的定時、延時、分頻及構(gòu)成節(jié)拍脈沖發(fā)生器等等。計數(shù)器的種類很多，按計數(shù)長度可分為二進制、十進制及N進制計數(shù)器。按計數(shù)脈沖的引入方式可分為異步型和同步型計數(shù)器兩類。按計數(shù)的增減趨勢可分為加法、減法及可逆計數(shù)器。二、異步計數(shù)器所謂的異步計數(shù)器指計數(shù)脈沖沒有加到所有觸發(fā)器的CP端，只作用于某些觸發(fā)器的CP端。當計數(shù)器脈沖到來時，各觸發(fā)器的翻轉(zhuǎn)時刻不同，所以，在分析異步計數(shù)器時，要特別注意各觸發(fā)器翻轉(zhuǎn)所對應(yīng)的有效時鐘條件。1.3計數(shù)器（一）異步二進制計數(shù)器異步二進制計數(shù)器是計數(shù)器中最基本、最簡單的電路，它一般由接成T＇型(計數(shù)型)的觸發(fā)器連接而成，計數(shù)脈沖加到最低位觸發(fā)器的CP端，其它各級觸發(fā)器由相鄰低位觸發(fā)器的輸出狀態(tài)變化來觸發(fā)。異步二進制計數(shù)器又可分為異步二進制加法計數(shù)器、異步二進制減法計數(shù)器和異步二進制可逆計數(shù)器。1.異步二進制加法計數(shù)器

異步二進制加法計數(shù)器

1.3計數(shù)器00001.3計數(shù)器00111.3計數(shù)器01021.3計數(shù)器01131.3計數(shù)器10041.3計數(shù)器10151.3計數(shù)器11061.3計數(shù)器11171.3計數(shù)器00081.3計數(shù)器00081.3計數(shù)器

異步二進制加法計數(shù)器時序圖異步二進制加法計數(shù)器狀態(tài)轉(zhuǎn)換圖1.3計數(shù)器3.異步二進制計數(shù)器的級間連接規(guī)律及異步可逆計數(shù)器從上述連接規(guī)律可以看出，如果合理選擇CP輸入端的連接方式，則可得到既能進行加計數(shù)又能進行減計數(shù)的可逆計數(shù)器，當然，這需要在上述連接方式中加入CP轉(zhuǎn)換控制邏輯電路。

1.3計數(shù)器（二）異步十進制計數(shù)器異步十進制加法計數(shù)器1.3計數(shù)器

異步十進制加法計數(shù)器

011111110000010C=Q3Q01.3計數(shù)器異步十進制加法計數(shù)器

111111110100010C=Q3Q01.3計數(shù)器異步十進制加法計數(shù)器

211111110010010C=Q3Q01.3計數(shù)器異步十進制加法計數(shù)器

311111110110010C=Q3Q01.3計數(shù)器異步十進制加法計數(shù)器

411111110001010C=Q3Q01.3計數(shù)器異步十進制加法計數(shù)器

511111110101010C=Q3Q01.3計數(shù)器異步十進制加法計數(shù)器

611111111011010C=Q3Q01.3計數(shù)器異步十進制加法計數(shù)器

711111111111010C=Q3Q01.3計數(shù)器

異步十進制加法計數(shù)器

811111100000100C=Q3Q01.3計數(shù)器

異步十進制加法計數(shù)器

911111100100101C=Q3Q01.3計數(shù)器

異步十進制加法計數(shù)器

1011111110000010C=Q3Q01.3計數(shù)器異步十進制加法計數(shù)器時序圖

1.3計數(shù)器1.3計數(shù)器（三）異步N進制計數(shù)器除了二進制和十進制計數(shù)器之外，在實際工作中，往往還需要其他不同進制的計數(shù)器，例如時鐘秒、分、小時之間的關(guān)系或工業(yè)生產(chǎn)線上產(chǎn)品包裝個數(shù)的控制等，我們把這些計數(shù)器稱為N進制計數(shù)器，又稱為模N計數(shù)器。異步N進制計數(shù)器的構(gòu)成方式和異步十進制計數(shù)器基本相同，也是在二進制計數(shù)器的基礎(chǔ)上消除多余狀態(tài)后實現(xiàn)的。下圖為一異步五進制計數(shù)器。1.3計數(shù)器異步計數(shù)器具有以下特點：1.電路結(jié)構(gòu)簡單，這是異步計數(shù)器的優(yōu)點。2.由于組成計數(shù)器的各觸發(fā)器翻轉(zhuǎn)時刻不同，工作速度低，同時有過渡狀態(tài)出現(xiàn)，若將計數(shù)器的狀態(tài)譯碼輸出，容易產(chǎn)生過渡干擾脈沖，出現(xiàn)差錯，這是異步計數(shù)器的缺點。三、同步計數(shù)器所謂同步計數(shù)器，就是將輸入計數(shù)脈沖同時加到各觸發(fā)器的時鐘輸入端，使各觸發(fā)器在計數(shù)脈沖到來時同時翻轉(zhuǎn)。（一）同步二進制加法計數(shù)器同步3位二進制計數(shù)器a）邏輯圖b）時序圖1.3計數(shù)器（二）同步十進制計數(shù)器在同步二進制計數(shù)器的基礎(chǔ)上，通過一定的方法消除多余狀態(tài)（無效狀態(tài)）后，可構(gòu)成同步十進制計數(shù)器。由于異步計數(shù)器的進位（或借位）信號是逐級傳遞的，信號要被觸發(fā)器延時，因而使其計數(shù)速度受到限制，工作頻率不能太高；而同步計數(shù)器計數(shù)脈沖是同時觸發(fā)計數(shù)器中的全部觸發(fā)器，各觸發(fā)器的翻轉(zhuǎn)與CP同步，所以工作速度較快，工作頻率較高。同步十進制加法計數(shù)器1.3計數(shù)器四、通用集成計數(shù)器中規(guī)模集成計數(shù)器是將整個計數(shù)器電路全部集成在一塊芯片上，為了擴展集成計數(shù)器的功能，一般通用中規(guī)模集成計數(shù)器設(shè)有更多的附加功能，使用也更為方便。(一)74HC160～74HC163可預(yù)置的同步計數(shù)器，在計數(shù)脈沖上升沿作用下進行加法計數(shù)。1.3計數(shù)器1.3計數(shù)器74HC163構(gòu)成的六進制計數(shù)器74HC163的級聯(lián)電路000000000000~1111111111111.3計數(shù)器（二）74HC192

可預(yù)置8421碼十進制同步加/減可逆計數(shù)器，它采用雙時鐘的邏輯結(jié)構(gòu)，加計數(shù)和減計數(shù)具有各自的時鐘通道，計數(shù)方向由時鐘脈沖進入的通道來決定。其主要功能如下：1.3計數(shù)器下圖是74HC192進行串行級聯(lián)時的電路圖。1.3計數(shù)器1.3計數(shù)器五、順序脈沖發(fā)生器在計算機和控制系統(tǒng)中，常常要求系統(tǒng)的某些操作按時間順序分時工作，因此需要產(chǎn)生一個節(jié)拍控制脈沖，以協(xié)調(diào)各部分的工作。這種能產(chǎn)生節(jié)拍脈沖的電路叫作節(jié)拍脈沖發(fā)生器，又稱順序脈沖發(fā)生器（脈沖分配器）。（一）計數(shù)型順序脈沖發(fā)生器計數(shù)型順序脈沖發(fā)生器一般由計數(shù)器和譯碼器構(gòu)成，如下圖所示。1.3計數(shù)器（二）移位型順序脈沖發(fā)生器

將移位寄存器的輸出經(jīng)過適當?shù)姆答佭B接，可構(gòu)成移位型順序脈沖發(fā)生器。移位型順序脈沖發(fā)生器1.3計數(shù)器（三）集成順序脈沖發(fā)生器CD4017為十進制計數(shù)/脈沖分配器，是一種用途廣泛的電路，內(nèi)部由環(huán)型計數(shù)器及譯碼器兩部分組成。CD4017有10個譯碼輸出端Y0～Y9，當加入持續(xù)的時鐘脈沖時，其輸出Y0、Y1、Y2……Y9依次出現(xiàn)與時鐘同步的高電平（正脈沖），高電平持續(xù)時間（脈沖寬度）等于時鐘周期，其余輸出端均為低電平。CD4017有3個輸入端。一個是異步（直接）清零端R，當R為高電平時，計數(shù)器清零，其譯碼輸出端中，只有Y0為高電平，其余均為低電平。CD4017的另外兩個輸入端是時鐘輸入端CP和CPE，如果要用上升沿來計數(shù)，則信號由CP端輸入，CPE接低電平；若要用下降沿來計數(shù)，則信號由CPE端輸入，CP接高電平。設(shè)置兩個時鐘輸入端，級聯(lián)時比較方便。此外，為了級聯(lián)，電路還設(shè)有進位輸出端CO，CO等于Y0~Y4的或邏輯，即Y0~Y4中有1時，CO輸出高電平，否則為低電平。因此，每輸入10個計數(shù)時鐘脈沖，就可得到一個進位正脈沖。進位輸出信號可作為下一級的時鐘信號。1.3計數(shù)器1.用CD4017構(gòu)成的循環(huán)彩燈控制電路2.用CD4017構(gòu)成的多級十進制分頻器3.用CD4017構(gòu)成N進制計數(shù)/分配器1.3計數(shù)器1.4時序邏輯電路應(yīng)用實例一