第20講最后一課

關(guān)于考試

?填空

,20分

?簡答

-6題,18分

,選擇

-6題,12分

,綜合

—4題,50分

計算機基礎(chǔ)

什么是計算機

?計算機

—ComputerVSCalculator

-模擬人腦

一電腦：

-是一種利用原理，根據(jù)一系列指令來對數(shù)據(jù)

進行處理的機器。

?處理信息的工具。根據(jù)圖砌理論，一部具有最基

本功能的計算機，應(yīng)當能夠完成任何其它計算機能

做的事情。

?只要不考慮時間和存儲因泡KH

(PDA)到超級計算機都應(yīng)該可以完成同樣的1作業(yè)。

計算機的分類

?個人計算機：臺式計算機、便攜計算機

-性能價格比

?服務(wù)器（商用）

-高可靠性、吞吐率

-低時延

-可擴展

?嵌入式計算機系統(tǒng)（專用）

-低成本，低功耗，小體積

馮?諾依曼體系結(jié)構(gòu)

馮?諾依曼的三個重要設(shè)計思想

?采用二進制數(shù)表示指令和數(shù)據(jù)；

?將程序（由一系列指令組成）和數(shù)據(jù)存放在計算機的內(nèi)

存中，并讓計算機自動執(zhí)行

?五大基本部件；

目CPU包括三部分：算術(shù)邏輯單元(ALU)、控制

單元和寄存器。

ALU

控制單元程序計數(shù)器|PC

ControlUnit寄存器

3.存儲器的層次結(jié)構(gòu)

不同的存儲器具有不同的存儲容量、不同存取速度。

速度容量

快小

高速緩沖存儲器

慢輔助存儲器大

8

微處理器

?處理器

-算術(shù)邏輯單元和控制邏輯單元

-可編程

-集成在一塊或者數(shù)塊集成電路之內(nèi)

-物理上：一塊芯片

-當初各大芯片匚之工藝采用1微米的階段，廠商在

產(chǎn)品名稱上用“微”字，強調(diào)他們很高科技。就如

同現(xiàn)在的許多商業(yè)廣告一樣，很喜歡用“納光”字

眼。

CISCVSRISC

?CISC

一復(fù)雜指令集

?6以直接對應(yīng)高級編程語言高級功能的復(fù)雜指令

-原因

?為了便于編寫程序

?缺乏大容量的內(nèi)存

?存儲器訪問速度慢

?只含有少量寄存器

-“正交性”，為每個指令都提供所有的昱址模式,

這給微處理器增加了一些復(fù)雜性

-X86

?RISC

-精簡指令集

—原因

?螃器的使用逐漸增多而匯編語言的使用相對減少.

使得大多數(shù)正交尋址模式基本上已被程序員所忽略

-相比用更精簡的一系列指令來完成同一個任務(wù)，用

單一復(fù)雜指令甚至?xí)?/p>

?微處理器開始比內(nèi)存運行得更快，需要有更多寄存

器（以及后來的緩存）來支持更高頻率的操作

—ARM

?8086是16位處理器

?80386—32位(1985)

?2003AMDAMD64,Intel兼容的

Intel64

?兩者被稱為x86?64或x64

?不同于IA?64

?X86架構(gòu)是可變指令長度的CISC

?向前兼容

?較新的架構(gòu)改進

-將x86指令轉(zhuǎn)化為更像RISC的微指令再予以執(zhí)行

四種執(zhí)行模式

-真實模式

-保護模式

-系統(tǒng)管理模式（如果說三種時，不答這個）

-虛擬86模式

8086編程結(jié)構(gòu)

■編程結(jié)構(gòu)：從程序員和使用者的角度看到

的結(jié)構(gòu)，與CPU內(nèi)部的物理結(jié)構(gòu)和實際布

局是有區(qū)別的。

?總線接口部件(businterfaceunit,BIU)

-負責(zé)與存儲器、i/o端口傳送數(shù)據(jù)。

?執(zhí)行部件(executionunit,EU)

-負責(zé)指令的執(zhí)行。

086的編程結(jié)構(gòu)

16

8086工作模式

最小模式：系統(tǒng)中只有一個8086微處理器，所有總線控制信號都由

8086直接產(chǎn)生，系統(tǒng)中控制電路可以減小到最小；

最大模式：系統(tǒng)中包含兩個或多個微處理器，其中一個主處理器是

8086,其他的處理器稱為協(xié)處理器，協(xié)助主處理器工作；

協(xié)處理器：

>8087：專用于數(shù)值運算的處理器，用硬件方法完成整數(shù)、浮點數(shù)或超

越函數(shù)的計算，提高系統(tǒng)的數(shù)值運算速度；

>8089：專用于輸入輸出控制的處理器，直接為輸入輸出設(shè)備服務(wù)，使

8086不再承擔(dān)這類工作，提高主處理器效率。

?8086在不同模式下，部分引腳功能定義不同;

17

086最小模式信號連接

RESET

8086總線周期

時鐘周期：計算機主頻決定的基本時間計量單位；

指令周期：從取指令到執(zhí)行指令完畢所需的時間；

總線周期：從外部存儲器或端口存取一次數(shù)據(jù)所需的時間；

8086總線周期由4個時鐘周期組成，對應(yīng)總線的4個狀態(tài)分別為T1、

T2、T3、T4；有時會插入等待狀態(tài)Tw和空閑狀態(tài)Ti；

/Tw狀態(tài)用來等待內(nèi)存或1/()接口的響應(yīng)

,------

「T2T3TWT4T1T2T3T4T[TI「T2T3Tw

在兩個總線周期之間

執(zhí)行空閑周期

19

8086總線周期

T1狀態(tài)：CPU往地址徵據(jù)復(fù)用總線（AD）上發(fā)送地址信息，指出

要尋址的存儲單元或端口地址；

T2狀態(tài)：CPU從總線上撤銷地址，而使總線的低16位成高阻狀態(tài)，

為傳輸數(shù)據(jù)做準備。總線的高4位用來輸出本總線周期狀態(tài)信息；

T3狀態(tài)：地址/數(shù)據(jù)復(fù)用總線上出現(xiàn)CPU寫出或從存儲器、端口讀入

的數(shù)據(jù)；

T4狀態(tài)：總線周期結(jié)束；

Tw狀態(tài)：對于速度較慢的外設(shè)或存儲器，不能及時配合CPU傳送數(shù)

據(jù)，這是外設(shè)可通過"READY〃信號線在T3狀態(tài)啟動之前向CPU發(fā)

一個“數(shù)據(jù)未準備好”信號，CPU會在T3之后插入一個或多個附加

的時鐘周期Tw,直到外設(shè)或存儲器完成數(shù)據(jù)傳輸時，在“READY"

上發(fā)出“準備好"信號。CPU據(jù)此信號自動脫離Tw狀態(tài)，進入T4狀

態(tài)；

Ti狀態(tài)：CPU不執(zhí)行總線周期時，總線處于空閑狀態(tài);20

086的存儲器編址

4位

一16位一

段寄存器值

------------16位-------1

+偏移量

21

086的存儲器編址

物理地址的形成：

取指令：cs：IP

堆棧：SS：SP/BP

讀寫數(shù)據(jù)：DS：SI/DI/BX

ss

086的固定用途存儲區(qū)

固定用途存儲區(qū)

00000H-003FFH,1KB,中斷向量表；

B0000H-B0F9FH,4KB,單色顯示器顯示緩沖區(qū);

B8000H-BBF3FH,16KB,彩色顯示器顯示緩沖區(qū);

FFFFOH-FFFFFH,16B,復(fù)位程序入口；

23

80386

?革命性的一代

?1985年推出的32位CPU；

?兼容8086、80286CPU功能；

?有32條地址線、32條數(shù)據(jù)線；

?三種工作方式：實地址方式、保護

方式和虛擬8086方式;

?保護方式下，直接尋址4GB物理地

址空間，虛擬存儲空間為64TB；

?采用分段部件、分頁部件支持虛擬

存儲；

邏指

輯令

地字

址節(jié)

?6個組成部分

>CPU

一指令預(yù)取部件(IPU)

一指令譯碼部件(IDU)

一執(zhí)行部件(EU)

A存儲器管理部件(MMU)

一分段部件(SU)

一分頁部件(PU)

A總線接口部件(BIU)

80386CPU寄存器結(jié)構(gòu)

80386CPU共有8類32個寄存器：

■通用寄存器、

?段寄存器、

?指令指針

?標志寄存器、

?控制寄存器、

?系統(tǒng)描述符表寄存器、

?調(diào)試寄存器

?測試寄存器。

80380

311G15O

EIPIP

15O

US

OS

ss

ES

FS

as

311587O

EAXAlIAL/XX

Wl1t3UI3X

EUXCHCLex

Ol1ox

15O

ESPSP

KI3PBP

ESISI

EO1DI

31O

EFL/XOS

471615O

C3DTRZ戔什te上也可二井卜良

IDTKz戔［土上也上II:'/Ais良

LDTR

311615O

CK（）N4SW

CRj

CR2

CR3

15O

TR

31O

DRo

DRj

OR.2

DRj

DI<4

DR5

DR7

31O

丁Rg

rx-7

存儲器

存儲器主要性能指標

?存儲容量

,是指存儲器芯片中所包含的存儲單元

(Memorycell)數(shù)。半導(dǎo)體存儲單元通常

以字節(jié)為單位，人們通常說的存儲單元都是

指的字節(jié)單元。

存取時間

,存儲器的最重要的性能指標，是讀寫存儲器

中某一存儲單元所需時間，一般指存儲器接

收到穩(wěn)定地址信號到完成操作的時間。

功

耗

可

靠

性

性

價

比

半導(dǎo)體存儲器分類

A按在系統(tǒng)中位置：內(nèi)部存儲器、外部存儲器；

A按制造工藝：雙極型、MOS;

A易失性：非易失性、易失性；

A可讀寫性：只讀存儲器(ROM)、可讀寫存儲器；

?讀寫順序：順序讀寫存儲器、隨機存儲器(RAM)；

?動態(tài)/靜態(tài)，異步/同步，串行7并行

只讀存儲器

/掩月莫ROM:maskprogrammedROM;

/可編程ROM:ProgrammableROM,PROM;

/可擦除的PROM:ErasablePROM,EPROM;

/電擦除的PROM:ElectricallyErasablePROM,

E2PROM/EEPROM;

/閃存FLASH,NORflash/NANDflash;

隨機存取存儲器RAM

/靜態(tài)RAM：StaticRAM,SRAM；

異步靜態(tài)RAM:asynchronousSRAM;

同步靜態(tài)RAM:synchronousSRAM;

/動態(tài)RAM：DynamicRAM,DRAM

SRAM讀周期時序圖

Address

CS

OE

Dataout

SRAM寫周期時序圖

twc

Address)(

tCW(2)

WE

tDWtDH

DatainDataValid

tow——?>

DataoutDataUndefined

存儲器的組合與擴充

(1)存儲寬度擴展;

(2)存儲深度擴充;

(3)16位和32位微機系統(tǒng)的內(nèi)存組織;

涉及地址線、數(shù)據(jù)線和控制線的連接。

存儲寬度擴展:位擴展

%

AI4

CE

OE

存儲深度擴充:字擴展

地址譯碼

?在微處理系統(tǒng)，存儲器常常由多片組成，為了訪問其中一個

存儲器，需要對系統(tǒng)中的高位地址進行譯碼產(chǎn)生片選信號,

使選中的存儲器可輸出信號。

A當某個存儲器芯片的片選為無效電平時，它內(nèi)部數(shù)據(jù)總線驅(qū)

動器被關(guān)斷，不會向數(shù)據(jù)總線輸出數(shù)據(jù)。

A也適用于IO端口的片選。

/線選法

，全譯碼法

一部分譯碼法

/混合譯碼法

地址譯碼

(1)線選法

A直接用地址線作為片選信號，不需要片選譯碼器,

利用片內(nèi)地址之外的地址線選作為芯片的片選信號;

A用在存儲容量小、存儲芯片也較小的系統(tǒng)中;

?缺點1：整個存儲器的地址常常不連續(xù);

A缺點2：同一單元可對應(yīng)不同的地址，形成地址重

地址譯碼

(2)全地址譯碼

?除去用作片內(nèi)譯碼的低位地址后，把全部高位地址進

行譯碼來產(chǎn)生片選信號;

?用在較大的系統(tǒng)中；

＞提供了對全部存儲空間的尋址能力；

?存儲單元地址是唯一的、不存在地址重疊問題;

?需要較多的譯碼邏輯;

地址譯碼

(3)部分地址譯碼

?除去用作片內(nèi)譯碼的低位地址后，將高位地址的一部

分進行譯碼來產(chǎn)生片選信號;

A它將存儲器空間分成許多塊，避免了部分譯碼不能充

分利用存儲空間的缺點。這些存儲器塊有時候被稱為

頁；

A應(yīng)用舉例：將具有64K存儲空間分成16塊，每塊為4K

字節(jié)，這樣只需利用A12-A151Ui1根高位地址線譯碼產(chǎn)

生16個譯碼控制信號。使用塊地址譯碼的優(yōu)點是某一

設(shè)備所占用的存儲空間不超過一塊;

地址譯碼的實現(xiàn)方法

(1)使用組合邏輯門電路實現(xiàn)地址譯碼

/如與門、或門、與非門、或非門等;

/使用靈活；

(2)使用集成譯碼器實現(xiàn)地址譯碼

/如74LS138譯碼器;

,集成度高;

有些情況下需要兩種方法組合使用O

教材例題講解

圖5.33全譯碼法8088與6264構(gòu)成32KB存儲空間

圖5.34部分譯碼法8088與6116構(gòu)成8KB存儲空間

圖5.358088與ROM/RAM綜合

圖5.368088與ROM/RAM綜合

圖5.39全譯碼法8086與6116構(gòu)成8KB存儲空間

05.408086與ROM/RAM綜合

口

根

o

A

什么是接口

?JO接口

-與CPU和掌O設(shè)備相連，實現(xiàn)CPU與外設(shè)之間

數(shù)據(jù)傳輸?shù)碾娐罚诳偩€和外設(shè)之間實現(xiàn)相容

性變換并提供數(shù)據(jù)緩沖能力。

-兩個部分：

?對內(nèi)：與總線相連，都很相似

?對外：與外設(shè)相連，差異較大

接口的基本結(jié)構(gòu)

I/O接口

數(shù)據(jù)總線數(shù)據(jù)輸入寄存器

數(shù)據(jù)輸出寄存器

外

地址總線

圍

_A狀態(tài)寄存器

設(shè)

備

控制總線控制寄存器

!>

中斷控制邏輯

接口的功能

數(shù)據(jù)緩沖

信息輸入輸出

信息格式轉(zhuǎn)換

聯(lián)絡(luò)和中斷管理

譯碼選址

電平轉(zhuǎn)換

時序控制

可編程

錯誤檢測

交換信息的類型

?數(shù)據(jù)信息:

-數(shù)字量、模擬量、開關(guān)量;

?狀態(tài)信息:

-即反映外設(shè)當前工作狀態(tài)的信息，輸入裝置是

否準備好的信息；在輸出時，輸出裝置是否空

閑等狀態(tài)信息；

?控制信息:

-控制輸入輸出裝置的啟動或停止等。

端口編址方式

?輸入輸出接口包含一組稱為V。端口的寄存器。為

了讓CPU能夠訪問這些歡)端口，每個火)端口都需

有自己的端口地址(或端口號)。

?在一個微型計算機系統(tǒng)中，如何編排這些V。接口

的端口地址，即所謂V。端口的編址方式。

-常見的V。端口編址方式有兩種：

-一種是i/o端口和存儲器統(tǒng)一編址，也稱存儲器映像的

VO(MemoryMappedJO)方式；

-另一種是I/O端口和存儲器分開編址，也稱1/0映像的

1/O(I/OMapped1/0)方式。

統(tǒng)一編址方式

I/O端口}I/O地址空間

整個地址空間

存儲單元存儲器地址空間

7

單獨編址

存儲單元存儲地址空

間

I/O端口I/O地址空間

J

CPU和外設(shè)之間的數(shù)據(jù)傳送方式

主機與外設(shè)之間傳送數(shù)據(jù)的方式大致可分為如下幾

種：

(1)程序方式

分為：無條件傳送和條件傳送方式(查詢方式)

(2)中斷傳送方式

(3)直接數(shù)據(jù)傳送方式(DMA)

53

(2)中斷傳送方式

使用查詢方式，CPU必須檢測接口電路的狀態(tài)寄

存器，如果設(shè)備未準備好，CPU就要不斷地查詢，

降低了CPU的運行效率；

中斷方式：當外設(shè)作好傳送準備后，主動向CPU請

求中斷，CPU響應(yīng)中斷后在中斷處理程序中與外設(shè)

交換數(shù)據(jù)。若外設(shè)未準備好，CPU可以執(zhí)行其他程

序，提高了CPU的利用率；

每條指令完成后，CPU均可響應(yīng)中斷，因此當設(shè)備

準備好時，可及時與CPU交換數(shù)據(jù)，提高了實時性。

54

(3)DMA傳送方式

DMA=DirectMemoryAccess—直接存儲器訪問

對于高速外設(shè)(如磁盤、高速A/D),中斷方式不能滿足數(shù)

據(jù)傳輸速度的要求；

DMA方式是一種由專門的硬件電路執(zhí)行I/O的數(shù)據(jù)傳送方式,

它可以讓外設(shè)接口直接與內(nèi)存進行高速的數(shù)據(jù)傳送，而不必經(jīng)

過CPU。這種專門的硬件電路稱為DMA控制器，簡稱DMAC。

55

DMA控制器工作方式

?單字節(jié)傳輸方式

-在單字節(jié)傳輸方式下，DMA控制器每次請求總線只傳

送一個字節(jié)數(shù)據(jù)，傳送完后即釋放總線控制權(quán)。

-在此方式下，總線控制權(quán)處于CPU與DMA控制器交替

控制之中，其間，總線控制權(quán)經(jīng)過多次交換。

?塊傳輸方式（也稱成組傳輸方式）

-塊傳輸方式是指DMA控制器每次請求總線即連續(xù)傳送

一個數(shù)據(jù)塊，待整個數(shù)據(jù)塊全部傳送完成后再釋放總

線控制權(quán)。

?請求傳輸方式

-每傳輸完一個字節(jié)，DMA控制器都要檢測由I/O接口

發(fā)來的“DMA請求”信號是否仍然有效，如果該信號

仍有效，則繼續(xù)進行DMA傳輸；

-否則，就暫停傳輸，交還總線控制權(quán)給CPU,直至

“DMA請求”信號再次變?yōu)橛行В瑪?shù)據(jù)塊傳輸則從剛

才暫停的那一點繼續(xù)進行下去。

DMA工作過程

8255A結(jié)構(gòu)及功能

npA4

PA3匚140

npA5

PA2匚

239npA6

匚

PA1338npA7

PA0匚437n

匚

RD536nRWR

CS匚635nES

GND匚734DO

n電源｛1+5V

A1匚833n

A組

A0匚98255A32D2/—ki/o

n3GNDS-/PA,?PA。

匚

PC71031nM㈡（8位）

PC6匚1130n雙向數(shù)據(jù)總線

PC5匚1229D5

nD6A組

PC4匚1328nD7數(shù)據(jù)總線

緩沖器仁學(xué)院?PC4

PC3匚1427nVCC>㈡（高4位）

PC2匚1526nPB7

PB6

PC1匚1625n

PB5B組I/O

PC0匚1724nPB4III

PC3-PC0

PB0匚1823nPB3（低4位）

PB1匚1922n

讀

PB2匚2021寫I/O

控

制

組控PB-PB

輯

邏B㈡；?70

RESET

CS--------------18255A內(nèi)部結(jié)構(gòu)

8255A端口選擇和基本操作

A1A0RDWRCS輸入操作（讀）

00010端口A9數(shù)據(jù)總線

01010端DB9數(shù)據(jù)總線

10010端口（39數(shù)據(jù)總線

輸出操作（寫）

00100數(shù)據(jù)總線分端口A

01100數(shù)據(jù)總線9端DB

10100數(shù)據(jù)總線9端DC

11100數(shù)據(jù)總線今控制字寄存

器

無操作情況

XXXX1數(shù)據(jù)總線為三態(tài)（高阻

）

11010非法操作

XX110數(shù)據(jù)總線為三態(tài)（高阻

）

7.1.68255A應(yīng)用舉例

應(yīng)用L多片8255的連接

某微機系統(tǒng)有兩片8255芯片：J1和J2；

JKJ2的A/A。分別和系統(tǒng)地址總線的A2/Ai連接；

其它控制信號分別連在一起，然后與系統(tǒng)相關(guān)信號連接;

系統(tǒng)靠片選信號來區(qū)分對J1和J2的訪問；

要求：JI、J2工作方式為

J1：端DA,方式0,輸出J2：端DA,方式0,輸入

端DB,方式0,輸入端DB,方式1,輸出

端口（：高4位，輸出端口（：高4位，輸出

端DC低4位，輸入

62

應(yīng)用L多片8255的連接

63

多片8255的連接

JlxJ2端口地址:

芯片端口名稱地址（十六進制）芯片端口名稱地址（十六進制）

端口A00E0端口A00E8

J,端口B00E2J：端口B00EA

(8255A)端口C00E4(8255A)端口C00EC

控制口00E6控制口00EE

一個端口可以有多個地址;

64

多片8255的連接

J1方式控制字:

方式設(shè)置指令：

MOVAL,83H

MOVDX,00E6H

OUTDX,AL

J2方式控制字:

MOVAL,94H

MOVDX,OOEEH

OUTDX,AL

65

應(yīng)用2：8255工作于方式0

8255A工作于方式0,用8255A作為以查詢方式工作的

打印機接口

?設(shè)打印字符存放在內(nèi)存2000H單元。

?8255A的端□地址為：端DA-DOH；端DB-DIH；

端DC-DZH；控制口一D3H

66

應(yīng)用3：

8255A工作于方式0,利用8255A將外設(shè)開關(guān)

的二進制狀態(tài)從端DA輸入，經(jīng)程序轉(zhuǎn)換為

對應(yīng)的LED段選碼（字形碼）后,再從端輸

出到LED顯示器。

設(shè)8255A的端口地址為：端DA--DOH,

端口8--口111,^nC--D2H,

控制口--口311。

67

a

￡

cPU

D

opA

肌1

08383

pA2

pA

3K3_I

--pBa

DRDo

RI

一

-一pB

w小1

WR

pB

2

d

AApB

oo3a

AApBe

414-

pBfb

地5

址pBg

6

譯6c

pBh

道7-■

d

(a)連線圖74LS04LED(b)LED顯示器

co

m

CM

00

計時方法

?軟件計時

-由CPU執(zhí)行指令序列所花費的時間來構(gòu)成一定

的時間間隔，從而達到定時的目的。

■硬件計時

-用專門的多諧振蕩器或單穩(wěn)態(tài)觸發(fā)器

-不可編程

?用電路、改變定時需改變硬件

-可編程

?可用軟件的方法（通過初始化編程）設(shè)定或調(diào)整定時

范圍，常用芯片Intel8253/8254

8253內(nèi)部結(jié)構(gòu)

D匚

7

124口匕C

D6匚

223□WR

D匚

522□RD

D匚

4421□CS

D匚

3S20□A

匚(

D2

匚6次

D18253

CLK

匚718□

D02

匚17OUT

K68□2

T0匚916□GATE,

R0匚1015ZICLKi

1114□GATE1

1213□OUT,

8253編程結(jié)構(gòu)

控制需存器

GND1

CLK0

|高8同低8位|tl數(shù)初值寄存器iGATEn

(CR)OUTu

-D.l計數(shù)執(zhí)行部件:高8位低8位

)u

數(shù)據(jù)總線

(CE)

RDU

RD輸出鎖存器(OL)I

\VR_________________I

_________________1

計數(shù)器?

|CLK,

|GATE(

READY

|OU「

lo/xi

地址計數(shù)器

2ICLK,

譯碼CS

|CiATE2

|OUT.

_l

8253的讀寫邏輯

CSRDWRA1AO寄存器選擇和操作_________

01000寫通道0計數(shù)初值寄存器CRO

01001寫通道1計數(shù)初值寄存器CR1

01010寫通道2計數(shù)初值寄存器CR2

01011寫控制寄存器

00100讀通道。輸出鎖存器OLO

00101讀通道1輸出鎖存器OL1

00110讀通道2輸出鎖存器OL2

控制字

SCRL1RL°MMMBCD

通道選擇121o

計數(shù)制：

00通道0

0二進制計數(shù)

01通道1

02通道2[1十進制計數(shù)

11無效

工作方式：

讀/寫格式：

00計數(shù)器鎖存命令、000方式0

01只讀/寫計數(shù)器低8位001方式1

10只讀/寫計數(shù)器高8位X10方式2

11先讀/寫計數(shù)器低8位x11方式3

后讀/寫計數(shù)器高8位100方式4

101方式5

注意

?必須先寫控制字，再寫初值

?必須按控制字D5,D4位規(guī)定的格式進行寫

入。

設(shè)置控制字—

寫入計數(shù)初值

8253工作方式總結(jié)

?方式2（分頻器）、方式4（軟件觸發(fā)選通）和方式5（硬件觸

發(fā)選通），它們的輸出波形相同，都是寬度為1個CLK周

期的負脈沖。

-區(qū)別是，方式2是自動重復(fù)工作的，而方式4需由軟件（設(shè)置

計數(shù)值）觸發(fā)啟動，方式5需由門控GATE信號觸發(fā)啟動。

?方式5（硬件觸發(fā)選通）與方式1（硬件觸發(fā)單穩(wěn)），觸發(fā)信

號相同，但輸出波形不同.

-方式1輸出為寬度是N個CLK周期的負脈沖（計數(shù)過程中輸出

知氐）；

-方式5輸出為寬度是1個CLK周期的負脈沖（計數(shù)過程中輸出

為同。

8253工作方式總結(jié)

?在6種工作方式中，只有方式0在寫入控制字后輸出為低;

其余5種方式，都是在寫入控制字后輸出為高。

?6種工作方式中的任一種方式，只有在寫入計數(shù)初值后

才能開始計數(shù)。

-方式0、2、3、4都是寫入計數(shù)初值后，計數(shù)過程就開始了。

-方式1、5在寫入計數(shù)初值后，需由外部GATE信號的觸發(fā)啟

動，才能開始計數(shù)過程。

?6種工作方式中，只有方式2（分頻器）和方式3（方波發(fā)生

器）為自動重復(fù)工作方式，其他4種方式都是一次性計數(shù),

要繼續(xù)工作需要重新啟動。

例1

若用8253的計數(shù)通道1,工作在方式0,按8位

二進制計數(shù)，計數(shù)初值為128,則初始化編程

如下：

(1)確定通道控制字50H

(2)8位計數(shù)初值------80H

設(shè)8253的端口地址為48H?4BH,

例2

若用通道0,工作在方式1,按十進制(BCD

碼)計數(shù)，計數(shù)初值為2010,則初始化編程

如下:

(1)確定通道控制字33H

(2)計數(shù)初值低8位為10,高8位為20。

若8253的端口地址同例1

例3

?8253用作脈沖信號發(fā)生器。

?可用8253產(chǎn)生如圖(a)所示的周期性脈沖信號，其

重復(fù)周期為5圈，脈沖寬度為1段。設(shè)CLK信號頻

率為2MHz。

1ps

(a)信號波形圖

(b)連接圖

例4用于信號采樣

模擬討軸入

[CLK0-

模式2{GATE。一

〔OUT。一

CLKj一

時鐘

8253模式KGATE|一~)

.OUT】-

CCLK2--

模式3(CATE2->

IOUT,——

r動開關(guān)或者繼電器

O-+5V

中斷技術(shù)

中斷

?設(shè)計目標

-最初目標：解決高速CPU和低速"O之間的問

題，提高CPU的利用率

-使CPU具有實時響應(yīng)和處理隨機事件的能力

?定義

-在程序運行時，系統(tǒng)外部、內(nèi)部或現(xiàn)行程序本

身若出現(xiàn)緊急事件，處理器必須立即強行中止

現(xiàn)行程序的運行，改變機器的工作狀態(tài)并啟動

相應(yīng)的程序來處理這些事件，然后再恢復(fù)原來

的程序運行，這一過程稱為中斷

中斷處理過程

關(guān)中斷

保存斷點

識別中斷源

保護現(xiàn)場

執(zhí)行中斷程序

恢復(fù)現(xiàn)場/返回

中斷優(yōu)先級和嵌套

?中斷優(yōu)先級

-在實際系統(tǒng)中，多個中斷請求可能同時出現(xiàn)，

但中斷系統(tǒng)只能按一定的次序來響應(yīng)和處理，

這時CPU必須確定服務(wù)的次序，即根據(jù)中斷源

的重要性和實時性，照顧到操作系統(tǒng)處理的方

便，對中斷源的響應(yīng)次序進行確定。

-這個響應(yīng)次序稱為中斷優(yōu)先級（priority）。

?中斷級依次降低：

-內(nèi)部中斷和異常〉軟件中斷〉外部非屏蔽中斷

＞外部可屏蔽中斷