4.3觸發器的結構和工作原理4.3.1主從JK觸發器1.電路結構(b)在CP脈沖高電平到來時，主觸發器隨輸入信號改變狀態，從鎖存器的狀態不變。(a)觸發器是由主鎖存器和鎖存器兩部分構成;(c)當CP脈沖低電平到來時，從鎖存器接受主鎖存器的狀態，主鎖存器被封鎖，其狀態保持不變。主從JK觸發器電路結構主從JK觸發器邏輯圖和符號圖1J1KC1SRCP1S1RC1&&1S1RSRC1FFBFFA1JKCP1S1RC1&&1S1RSRC1FBFA1JKFB為從鎖存器FA為主鎖存器1J1KC1SR

S和R表示異步置1和清0端，不受CP的控制，直接置位端與直接復位端。如不需直接置1和清0時，S和R端應接高電平。CP1S1RC1&&1S1RSRC1FBFA1JK2.邏輯功能分析在此期間，FB被封鎖保持不變（鎖定）。CP

(1)當CP=1，時，FA的狀態由J和K輸入端信號決定。CP1S1RC1&&1S1RSRC1FBFA1JKCP(2)當CP=0，時從鎖存器輸入門被打開，從鎖存器按照主鎖存器的狀態(即主鎖存器在CP下降沿前一瞬間的狀態)翻轉。主鎖存器被封鎖，輸入J、K的變化不會引起主鎖存器狀態變化；CP1S1RC1&&1S1RSRC1FBFA1JKCP即將主鎖存器的狀態轉移到從鎖存器的輸出端，從鎖存器的狀態和主鎖存器一致。此時：第二步，在CP下降沿(1→0時)從鎖存器的輸出才改變一次狀態。此后主從鎖存器的狀態皆不改變。可見，主從觸發器克服了空翻。CP1S1RC1&&1S1RSRC1FBFA1JK1J1KC1SRCP整個觸發器的翻轉分兩步完成：第一步，CP=1時，觸發器接受輸入信號，輸入信號決定主鎖存器的狀態。國標符號中，框內“┐”號表示延遲輸出，即觸發器輸出狀態在CP的下降沿才改變。CP1S1RC1&&1S1RSRC1FFBFFA1JK1J1KC1SRCPCP1S1RC1&&1S1RSRC1FFBFFA1JK1J1KC1SRCP由及時鐘控制RS鎖存器的狀態轉換表，可推出：當J=K=0時，Qn+1=Qn,觸發器處于保持狀態；當J=0，K=1時，Qn+1=0;當J=1，K=0時，Qn+1=1;CP1S1RC1&&1S1RSRC1FFBFFA1JK1J1KC1SR當J=K=1時，Qn+1=Qn,觸發器具有計數功能；故JK觸發器的狀態方程為主從JK觸發器工作波形分析主觸發器在CP=1期間接受輸入信號。QAQB0101CPJK000111從觸發器在CP從10與主觸發器的狀態一致。注意：由此而知，在CP脈沖的一個周期，主從觸發器的輸出Q(QB)只翻轉一次。主從JK觸發器的一次翻轉所謂一次翻轉現象是指在CP=1期間，主觸發器接收了輸入激勵信號發生一次翻轉后，主觸發器狀態就一直保持不變，它不再隨輸入激勵信號J、K的變化而變化。主從JK觸發器雖然防止了空翻現象，但還存在一次翻轉現象，可能會使觸發器產生錯誤動作，因而限制了它的使用。CP1S1RC1&&1S1RSRC1FFBFFA1JK在CP=1期間主鎖存器都可接受輸入信號。由于Q和端接回到輸入門上，所以在Qn=0時，主鎖存器只能接受置1輸入信號，在Qn=1時，只能接受清0輸入信號。結果在CP=1期間，主鎖存器只能翻轉一次。只有在CP=1的全部時間內，輸入信號始終未變的條件下，用CP下降沿到達時的輸入信號決定觸發器次態才是正確的。CP1S1RC1&&1S1RSRC1FFBFFA1JK使用主從結構觸發器時必須注意：[例1]給出主從JK觸發器的輸入CP、J、K的電壓波形如圖所示。試畫出與之對應的輸出端Q的波形。設觸發器的初始狀態為0。CP0J100K234Q0[解]第1個CP高電平期間，輸入信號始終為J=1，K=0，因此，CP下降沿到達后觸發器置1。CP0J100K234第2個CP下降沿到來時，J=K=0，觸發器應保持原狀態（‘1’）不變。但由于CP的高電平期間，出現過短暫的J=0，K=1狀態，使主觸發器被清0，因此，從觸發器在CP下降沿翻轉為0。

Q0CP0J100K234第3個CP下降沿到達時J=0，K=1，應有Qn+1=0。但由于CP高電平期間曾出現過J=K=1的狀態，主觸發器已被置1，而由于Qn=0清0信號不起作用，所以CP下降沿到達后從觸發器被置1。Q0CP0J100K234第4個CP高電平期間，J=K=0，故主觸發器保持1不變，所以，CP下降沿到來時，觸發器仍為1。Q0CP0J100K234由此可見，主從結構的觸發器抗干擾能力較差。使用時，除保持J、K端輸入信號在CP=1期間不變以外，還要求CP=1的持續時間也不能太長，這對輸入信號及CP時鐘信號都提出了較高的要求。由上述分析可知：(1)主從結構觸發器的輸出雖然在一個CP脈沖期間只翻轉一次，但要求在CP=1期間，J、K輸入端的信號不能變化，否則翻轉狀態將不符合功能要求。(2)即便J、K端的輸入信號不變，外界的干擾和噪聲也可能會使觸發器誤動作，從而導致觸發器的錯誤狀態。3.CMOS主從D觸發器1）電路組成TG1、TG2、TG3、TG4均為CMOS傳輸門，用互補的CP和CP來控制當CP=1，CP=0時，傳輸門導通。當CP=0，CP=1時，傳輸門截止。2）工作原理當CP=0時，TG1導通，TG2截止，電路能接受輸入信號，G1的輸出等于D。當CP由0變1后，TG2導通，TG1截止。G1、G2實現交叉反饋，使兩個門的狀態維持不變。當CP=1時，TG1截止，輸入D被封鎖，TG2導通，主觸發器處于保持狀態。此時TG3導通，TG4截止，Q=D。當CP=0時，TG3截止，主觸發器的狀態不會影響從觸發器的狀態，從觸發器處于保持狀態，故觸發器輸出狀態保持不變。觸發器輸出Q狀態的轉換Qn+1=D是發生在時鐘脈沖CP由0變1上升沿到達時刻。由以上分析可知：4.3.2邊沿D觸發器邊沿觸發器不僅克服了空翻現象，而且大大提高了抗干擾能力，工作更為可靠。邊沿觸發器的特點：(1)觸發器僅在CP某一約定跳變到來時，才接收輸入信號；(2)在CP=0或CP=1期間，輸入信號變化不會引起觸發器輸出狀態變化。當觸發器處于置位狀態時，利用內部產生的信號維持住置位信號，同時阻塞由于輸入變化產生的清0信號，保證可靠的置位；而觸發器處于復位狀態時則維持清0信號，阻塞置1信號，以保證可靠的復位。維持阻塞型結構的觸發器是在時鐘脈沖上升沿觸發。采取維持阻塞型結構可構成各種邏輯功能的觸發器，但以維持阻塞型D觸發器應用較廣。1.維持阻塞型D觸發器1)電路結構和符號

DCPSRDQ電路符號電路結構分別為觸發器的直接置1和清0信號，低電平有效。不直接置1和清0時，均應接高電平。G1和G2構成基本RS鎖存器G3~G6構成引導電路為了防止多次翻轉，電路中引入了置1維持線、置0維持線、置1阻塞線和置0阻塞線。2）邏輯功能分析在的情況下：a.當CP=0時，因Q3=Q4=1，觸發器保持狀態不變。輸入信號D經G6、G5傳輸到Q6、Q5，觸發器處于等待翻轉狀態。b.設D=0，則Q6=1，在CP=0時，Q3=1，故Q5=0。當CP到來后，G4的三個輸入信號都為1，故Q4=0。Q4的狀態一方面使Q=0，觸發器清0;另一方面又使G6門封鎖。這樣，即使D

的狀態發生變化，也不會再影響Q=0的狀態，于是在CP作用期間，Q5、Q6的狀態不再會變化，從而保證了觸發器在CP作用后處于0狀態。從G4輸出端反饋到G6輸入端的連線，因它的0狀態封鎖了D信號影響觸發器的通道，起了維持觸發器為0狀態的作用，故此線稱為置0維持線。同理，為了維持觸發器為1狀態，對應的有從G3輸出端反饋到G5輸入端得連線，稱為置1維持線。此時置1維持線和置0阻塞線均處于1狀態，對G5、G4門不起作用。G5輸出的高電平反饋到G5的輸入端同來自G3的高電平使G5的輸出為0，從而使門G3的輸出保持為1，起到阻止觸發器置1的作用。所以從G6到G5輸入端的反饋線稱為置1阻塞線。c.設D=1，在CP=0時，Q3=Q4=1，故Q6=0，Q5=1。當CP到來時，Q3=0，它一方面使觸發器置1，另一方面使Q5保持1，

Q3保持0，使在CP=1期間保持Q3=0，維持觸發器在1狀態。因Q3=0阻止了Q4出現0，亦即阻止Q置0，因此，從G3輸出端到G4輸入端的連線稱為置0阻塞線。由于G4和G5已經被封鎖，因此，在CP=1期間內，即使D發生變化，也只能該變G6的輸出而不會影響觸發器的狀態。維持阻塞型D觸發器具有邊沿(上升沿)觸發的功能，也稱為上升沿觸發的邊沿觸發器。上升沿觸發DCPSRDQ可見，在這種觸發器中，觸發器狀態由CP從0變為1時D的狀態決定，即由于維持線和阻塞線的作用，在CP=1繼續存在的稍后時刻，如D有變化，觸發器Q的狀態都不會再改變。

Qn+1=DCPQ1011D00t1t23）

維持阻塞型D觸發器的工作波形圖常用的邊沿觸發器集成產品有：雙上升沿D觸發器74LS74，八上升沿D觸發器74374、74377等。1)電路組成2.邊沿觸發JK觸發器2)工作原理設觸發器的初始狀態為Q=0當CP=0時，門B、B'和G3、G4被封鎖，Q3和Q4均為1。門A和A'通過交叉耦合，維持基本RS觸發器處于Q=0不變。輸出級是由與或非門組成的基本RS鎖存器；輸入級是G3和G4兩個引導門。當CP由0變為1的瞬間，門B和B‘首先除了封鎖，同時門G3和G4亦解除了封鎖。但由于時鐘脈沖上升沿到達后B門先開放，Q3=0封鎖A門則在其后，也即B門的輸出從0變為1比A門的輸出從1變為0要早，因此或非門C的輸入不會出現全0，門C的輸出仍維持Q=0