1.11指令和數據都存于存儲器中，計算機如何區分它們？

解：計算機區分指令和數據有以下2種方法：

?通過不同的時間段來區分指令和數據，即在取指令階段（或取指微程序）取出的為

指令，

在執行指令階段（或相應微程序）取出的即為數據。

?通過地址來源區分，由PC提供存儲單元地址的取出的是指令，由指令地址碼部分

提供

存儲單元地址的取出的是操作數。

4.5什么是存儲器的帶寬？若存儲器的數據總線寬度為32位，存取周期為200ns,則存儲器

的帶寬是多少？

答：存儲器的帶寬是指單位時間內存儲器存取的信息量，單位可用字/秒或字節/秒或位/秒表

力^O

由數據總線寬度為32位，存取周期為200ns,得存儲器的帶寬為：

32位/200ns=160X106位/秒=160M位/秒4.16CPU假設同上題，現有8片8KX8位的RAM芯

片與CPU相連，試回答：

（1）用74138譯碼器畫出CPU與存儲芯片的連接圖；

（2）寫出每片RAM的地址范圍；

（3）如果運行時發現不論往哪片RAM寫入數據后，以A000H為起始地址的存儲芯片都有

與

其相同的數據，分析故障原因。

（4）根據（1）的連接圖，若出現地址線A13與CPU斷線，并搭接到高電平上，將出現什

么后果？

解：（1）CPU與存儲器芯片連接邏輯圖：

(2)地址空間分配圖：

RAM0:0000H-1FFFH

RAM1:2000H-3FFFH

RAM2:4000H-5FFFH

RAM3:6000H-7FFFH

RAM4:8000H-9FFFH

RAM5:A000H-BFFFH

RAM6:C000H-DFFFH

RAM7:E000H-FFFFH

（3）如果運行時發現不論往哪片RAM寫入數據后，以AOOOH為起始地址的存儲芯片

（RAM5）都有與其相同的數據，則根本的故障原因為：該存儲芯片的片選輸入端很可能總是

處于低電平。

假設芯片與譯碼器本身都是好的，可能的情況有：

1）該片的-CS端與-WE端錯連或短路；

2）該片的-CS端與CPU的-MREQ端錯連或短路；

3）該片的-CS端與地線錯連或短路。

（4）如果地址線A13與CPU斷線，并搭接到高電平上，將會出現A13恒為“1”的

情況。此時存儲器只能尋址A13=1的地址空間（奇數片），A13=0的另一半地址空間（偶數

片）將永遠訪問不到。若對A13=0的地址空間（偶數月一）進行訪問，只能錯誤地訪問到A13=1

的對應空間（奇數片）中去。

4.38磁盤組有6片磁盤，最外兩側盤面可以記錄，存儲區域內徑22cm,外徑33cm,道密

度為40道/cm,內層密度為400位/cm,轉速3600轉/分。

（1）共有多少存儲面可用？

（2）共有多少柱面?

（3）盤組總存儲容量是多少？

（4）數據傳輸率是多少？

解：（1）共有12個存儲面可用

（2）有效存儲區域=33/2-22/2=5.5（cm）

道密度=40道/cm,所以40*5.5=220道，即220個柱面。

（3）內層磁道周長為27tR=2*3.14*ll=69.08（cm）

每道信息量=400位/cm*69.08cm=27632位=3454B

每面信息量=3454B*220=759880B

盤組總容量=759880B*12=9118560B

（4）磁盤數據傳輸率Dr=n?N

N為每條磁道容量，即N=3454B

n為磁盤轉速，即n=3600轉/60秒=60轉/秒

DLn-N=60*3454B=207240B/s

5.3I/O設備與主機交換信息時，共有哪兒種控制方式？簡述它們的特點。

答：I/O設備與主機交換信息的控制方式有：

（1）程序查詢方式。其特點是主機與I/O串行工作。CPU啟動I/O后，，若設備準備就緒，

CPU便轉入處理I/O與主機間傳送信息的程序；若設備未做好準備，則CPU反復查詢，“踏

步”等待直到I/O準備就緒為止。可見這種方式CPU效率很低。

（2）程序中斷方式。其特點是主機與I/O并行工作。CPU啟動I/O后，不必時刻查詢I/O

是否準備好，而是繼續執行程序。當I/O準備就緒時，向CPU發中斷請求信號，CPU在適

當的時候響應I/O的中斷請求，暫停現行程序為I/O服務。這種方式消除了“踏步”現象，

提高了CPU的效率。

（3）DMA方式。其特點是主機與I/O并行工作，主存與I/O之間有一條直接數據通路。CPU

啟動I/O后，不必查詢I/O是否準備好，當I/O準備就緒后，發出DMA請求，此時CPU不

直接參與I/O和主存間的信息交換，只是把外部總線（地址線、數據線和有關的控制線）的

使用權暫時交賦予DMA,仍然可以完成自身內部的操作（如加法、移位等），故不必中斷

現行程序，只需暫停一個存取周期訪存(即周期挪用)，CPU的效率更高。

(4)通道方式。通道是一個具有特殊功能的處理器，CPU把部分權力下放給通道，由它實

現對外圍設備的統一管理和外圍設備與主存之間的數據交換，大大提高了CPU的效率，但

它是以花費更多的硬件為代價的。

(5)I/O處理機方式。它是通道方式的進一步發展，CPU將I/O操作及外圍設備的管理權

全部交給1/0處理機，其實質是多機系統，因而效率有更大提高。

6.16設機器數字長為16位，寫出下列各種情況下它能表示的數的范圍。設機器數采用1位

符號位，答案均用十進制數表示。

(1)無符號數。

(2)原碼表示的定點小數。

(3)補碼表示的定點小數。

(4)原碼表示的定點整數。

(5)補碼表示的定點整數。

(6)浮點數的格式為：階碼6位(含1位階符)，尾數10位(含1位數符)。分別寫出正數

和負數的表示范圍。

解：

(1)無符號數的范圍：0-65535

(2)原碼表示的定點小數的范圍：-32767/32768?+32767/32768(-1+2-15~1-2-15)

(3)補碼表示的定點小數的范圍：-1?+32767/32768(-1-1-2-15)

(4)原碼表示的定點整數的范圍：-32767~+32767(-215+1~2|5-1)

(5)補碼表示的定點整數的范圍：-32768?+32767(-2,5~215-1)

(6)正數表示范圍：2一31X2曾?231X(1-2-9)

負數表示范圍：-231(1-2-9)?“3片2。

7.14設相對尋址的轉移指令占兩個字節，第一個字節是操作碼，第二個字節是相對位移量,

用補碼表示。假設當前轉移指令第一字節所在的地址為2000H,且CPU每取出一個字節便

自動完成(PC)+lf完的操作。試問當執行“JMP*+8”和“JMP*-9”指令時，轉移指

令第二字節的內容各為多少？

答：由于相對尋址的轉移指令占兩個字節，PC的當前值為2000H,當取出一條轉移指令后，

PC的值為2002Ho

當執行“JMP*+8”指令時，該轉移指令的相對位移量應為8-2=6,所以該指令的第二

字節內容為06Ho

當執行“JMP*-9”指令時，該轉移指令的相對位移量應為-9-2=Tl,所以該指令的第二字

節內容為F5H。

8.5中斷周期前是什么階段？中斷周期后又是什么階段？在中斷周期CPU應完成什么操

作？

答：中斷周期前是執行周期，中斷周期后是取指周期。

中斷周期CPU完成下列操作：保存程序斷點；硬件關中斷：將向量地址送至程序計數

器或將中斷識別程序入口地址送至程序計數器。

9.4能不能說CPU的主頻越快，計算機的運行速度就越快？為什么？

答：不能說機器的主頻越快，機器的速度就越快。因為機器的速度不僅與主頻有關，還與機

器周期中所含的時鐘周期數以及指令周期中所含的機器周期數有關。同樣主頻的機器，由于

機器周期所含時鐘周期數不同，機器的速度也不同。機器周期中所含時鐘周期數少的機器，

速度更快。

9.14設單總線計算機結構如下圖所示，其中M為主存，XR為變址寄存器，EAR為有效地

址寄存器，LATCH為鎖存器。假設指令地址已存于PC中，畫出“LDA*D”和“SUBX,D”

指令周期信息流程圖，并列出相應的控制信號序列。說明：

（1）“LDA*D”指令字中*表示相對尋址，D為相對位移量。

（2）“SUBX,D”指令字中X為變址寄存器，D為形式地址。

（3）寄存器的輸入和輸出均受控制信號控制，例如，PCi表示PC的輸入控制信號，MDRo

表示MDR的輸出控制信號。

（4）凡是需要經過總線實現寄存器之間的傳送，需在流程圖中注明，如PC-Bus-MAR,

相應的控制信號為PCo和MARi。

Bus

（2）“SUBX,D”指令周期信息流程及相應的控制信號如下（Ad（IR）代表形式地址D）：

PCo,MARi

取

MARo,R/W=R,MDRi

指

周

MDRo,IRi

期

+1

XRo,IRo,+,EARi

EARo,MARi

執

MARo,R/W=R,MDRi

行

周

MDRo,Xi

期

ACCo,Xo,Ki一，LATCHi

LATCHo,ACCi

10.11什么是垂直型微指令？什么是水平型微指令？各有何特點？

答：垂直型微指令的結構類似于一般機器指令的結構，山微操作碼確定微指令的功能。通常

條微指令只能有1~2個微操作命令。因為它要經過譯碼后控制對象，影響每條微指令的執

行時間。而且垂直型微指令字長較短，實現一條機器指令的微程序要比水平型微指令編寫的

微程序長得多，它是用較長的微程序結構來換取較短的微指令格式。

水平型微指令一次能定義并執行多個并行操作，其并行操作能力強，效率高.而且水平型微

指令的大多數微命令一般可直接控制對象，故執行每條微指令的時間短。又因水平型微指令

字長較長，故可用較少的微指令數來實現一條機器指令的功能。

10.21下表給出8條微指令1178及所包含的微命令控制信號，設計微指令操作控制字段格

式,要

求所使用的控制位最少，而且保持微指令本身內在的并行性。

微指令控制信號

11abcde

12adfg

13bh

14c

15Cegi

16ahj

17cdh

18abh

解：為使設計出的微指令操作控制字段最短，并且保持微指令本身內在的并行性，應采用混

合編

碼法。首先找出互斥的微命令組，為便于分析，將微命令表重畫如下:

激活的控制信號

微指令

abcdefghiJ

IIJVJVJ

12JJJJ

13V

14V

15VV

16VVV

17