207-20202基于SiC的器件為何需要進行一些不同于硅器件的額外可靠性試驗？3工業級SiCMOSFET的柵極氧化層可靠性–失效率和壽命3.2SiCMOSFET柵極氧化層可靠性篩查的基本方面3.3用于外部柵極氧化層可靠性評價的應力試驗3.3.1馬拉松應力試驗3.3.2柵極電壓步進應力試驗4工業級SiCMOSFET的柵極氧化層可靠性–偏壓溫度不穩定性（BTI）5碳化硅的抗宇宙射線能力7SiC體二極管雙極退化7.2在應用中的影響7.3CoolSiC?MOSFE8產品級別的質量認證8.1根據實際應用條件進行超越當前標準的測試8.2AC-HTC試驗方法8.3秒級功率循環試驗8.4長期應用試驗9汽車級認證：超越標準的方法359.1汽車級SiC客戶需要更高的現場應用可靠性9.2汽車零部件對濕度的耐受力不打折扣10SiC器件可靠性和質量認證的行業標準307-2020英飛凌基于CoolSiC?溝槽柵的碳化硅功率MOSFET，憑借值系數（FOM）值上取得了巨大改進。這能給許多應用帶來更高的效率和功率密度，以及更低的本。該技術也可為創造更多新應用和新拓撲帶然而，與所有新技術一樣，碳化硅功率MOSFET有如此才能達到功率轉換系統的設計壽命和質量要求。盡管與硅技術有相似之處——例如，垂直型構，含有SiO2等天然氧化物，及大多數工藝步驟等，但這些新功率器件要的區別。由于存在這些實質性的差異，所以本文著重講述英飛凌在產品發布過程中用于評價CoolSiC?技術和產驟。本文還涉及到主要的失效機制，以及用于確保在各種應用中安全可靠運行的通過這種方式，我們避免了客戶可能遇到的許多風險，并為可靠地使用英飛凌Co安全的路徑。本文對于有興趣更好地了解碳化硅技術的可靠性的工程師也有指407-2020SiC能作為功率器件原材料的原因之一是，它能借用結構）。因此，用于驗證硅器件長期穩定性的許多方法SiC的器件還需要進行一些不同于Si器件的額外可靠性試驗。有必要進-材料本身及其具有的特定缺陷結構、各向異性、機械性能和熱性能等-更大的帶隙及其對MOS器件的界面陷阱密度和動力特性的影響-材料本身及外部界面——如器件邊緣（包括新邊緣端設計）——最多增強10倍左右的運行電場，以-高壓運行（VDS>1000V）與快速開關（>50V/ns）相結合的新運行模式所列項目可能對幾乎所有既有的質量認證試果也會不同。與基于硅的功率器件不同的是，SiC的氧化層可靠性試性。此外，按照許多現有的、用于規范加速試驗的合格標準，必須利用模型推斷試驗數據，使其邊開發新試驗用于測試基于硅的功率半導體器件所沒有的不同運行模式，一邊改進其特有的要求。必須強調的是，特性鑒定和驗證體系的主要組成部分是基于應用條件的應力分析。這樣為了能夠評估SiC器件的臨界運行條件，并了解507-2020靠性已逐步取得改進。這為它們成功地進入大眾市場打開在柵極氧化層可靠性領域，可以重復使用Si技術的許多專業知識。例的物理擊穿場強與Si器件上的SiO2相似（即使不相同）[1]。這意味著，在“外在”的缺陷導致的。外在的缺陷是指柵極氧化層發生細微的變形，致使局部氧化層變薄，如圖1所示。ddsiio2ddsiio2d圖1.SiO2的外在缺陷示意圖。外在缺陷可以是由氧化層變形（因為EPI理氧化層變薄，也可以是由介電場強降低（因為含有金屬雜質、顆粒或孔有些變形可能源自于EPI或襯底缺陷[2]、金屬雜質、顆粒，或在器件制造過結束流片時，因為具有更大數量的雜質缺陷，在SiC上制取的柵極氧化層通常擁ln(-ln(1-F))內在失效支線芯片壽命臨界非臨界SiCMOSFET外在失效支線SiMOSFET/ln(t)圖2.氧化層厚度和面積相同的SiC在缺陷密度高出3-4個數量級。芯片壽命是開發創新的篩查技術——例如通過電氣終端測試，以識別并剔除可能有缺陷的器件。在終測中篩的器件，通常需要對每個器件施加預定幅值和時間的高柵極電壓應力脈沖[3][4]。該應力脈沖可用于出具有關鍵外部缺陷的器件，留下沒有外部缺陷的、或只存在非關鍵外部缺陷的器件。在篩查中剩余器件具有明顯更高的柵極氧化層可靠性[要想實現快速高效的柵極電壓篩查，必須具備的一個條件是，柵極氧化層應比達到固有的壽命需的氧化層厚很多。柵極氧化層越厚，越能使用比器件典型應用電壓高很多的篩查電壓，同時保證能通過篩查試驗的無缺陷器件。篩查電壓與應用電壓之比越大，電氣篩查效率越高[6]。通過在終測中有缺陷的器件，客戶面臨的潛在可靠性問題就能被器件制造商遭受的微小良率損失所取代。通過我柵極氧化層更厚的缺點是，MOS溝道電阻略高。MOS溝道電阻與電阻中占據很大的比例，尤其是對于電壓等級較低的、漂移區電阻相對較小的器件而言。畢竟，的。雖然難以避免這種在可靠性與性能之間進行折中的設計，但或許可以利用導通電阻和柵極氧性與柵極氧化層厚度的相關性不同的這一事雖然柵極氧化層的可靠性隨氧化層厚度的增加而呈指數級提高，但導通電阻僅呈線性增加更為突出的高溫條件下，性能損失相對而言反倒更小。總而言之，使用較厚的柵極氧化層，只需點兒性能，就能換取可靠性的大幅提高。英飛凌從一溝槽式器件與氧化層更厚的平面式器件相比，在MOS607-2020707-2020經典的老化試驗可以替代在高篩查電壓和室溫下進行的柵極電壓篩查，但它并不是很有吸引程中，器件通常需要承受更長時間的較低柵極電壓和高溫工況。這種方法有幾個缺點：老化過程錢，并可能導致閾值電壓和導通電阻因為柵極長時間地承受高偏壓和高溫應力而發生嚴重漂移，為能可靠地預測器件在正常運行工況下的失效概率，必須開展應力試驗來探究導致機理[9]。旨在探究氧化層磨損機理的應 )試驗，并不適合用于研究在芯片典型壽命內和器件克服這個問題，英飛凌開發出兩種不同的應力試驗方法來驗證所有器件的篩查結果乃至柵極研究外在失效的常用方法之一是，給器件施加盡可能接近現實世界應用條件的應力，同時測試品。之所以要求測試大量樣品，是因為在經過電氣篩查之后，外在失開發出一種新的試驗方法，它就是我們所稱的“馬拉松應力試驗”[2]。該試驗是給數以千計的器件同時施加位于接近運行條件和類似于典型老化條件的參數區間內的應力。但與老化試驗不同的是，我們施），們開發出一種專門的試驗系統，它能讓我們將許多器件放在一個封裝里，將許多封裝放在一個應力板上，再將多個應力板同時放進一個烘箱里。然后再同時運行多個在案例研究中，我們利用三組通過電氣篩查的、擁有不同雜質缺陷密度的器件樣品，開展和運行立的馬拉松試驗。這三組樣品與器件在開發過程中取得的進展大致對應，即，第一組樣品對應于氧成過程的初始階段，而第三組樣品代表產品放行前的技術狀態。實驗目的是監測和量化在清洗、流VGS=+30V時的失效時間換算），-ln(1-F)第一組第三組第一組第三組第一組第二組第二組第三組圖3.在利用擁有不同外在缺陷密度的、三組不同的SiC溝 結果，換算成VGS=18V的柵極使用電在失效之后，留下的器件失效概率符合本征失效的韋伯斜率1。[2][6方法。但是，該試驗需要測試大量的樣品，并且需要采用非常復雜的方式進行校驗。選擇柵極應時，必須使其遠低于被測器件的本征擊穿極限，同時還要足夠苛刻以能在外在失效。要想確定合適的應力條件，必須開展廣泛的初步調查，和/或對被測器件具備充分的了解。因為這個原因，也因為開展并行試驗需要專門的試驗系統，所以馬拉松應力試驗主要是被器件制造商性，開展壽命終期應力試驗（如“柵極電壓步進應力試驗”）更加方便[6][1該試驗是通過逐步增大柵極應力偏壓，在最高允許結溫（Tj,max）下和設定的應力持續時間（tstr）——如分別檢測器件的柵-源極漏電流電平。統計失效器件數目，并從分布圖中剔除失效器件。在第一個應力下，器件被施加推薦的柵極使用電壓（VGS,rec）——比如+15V。用同樣的方法在最高允許柵極電壓（VGS,max）下進行第二個應力級差的試驗。從這一步開始，在每個應力級差之后將柵極電壓增大+2V（舉例），不斷進行試驗，直至所有器件都已失效（VGS,EOL）。在試驗結束時，通過韋伯統計數據分析失效時807-2020的、清晰的本征失效支線，而其它器件（主要是M1）在相對較小的電場強度下VG,uVGS,EOLT=Tj,maxVGS,max+4VVGS,max+2VVGS,maxVGS,rectstr時間圖4.柵極電壓步進應力試驗。在每個應力試驗序列之前和之后，通過檢測柵-源極漏電流來檢查每個芯圖5.利用由四個不同器件廠家生產的100個商用的Si的失效概率的韋伯分布圖。其中，空心符號代表因內在原因而被擊穿的器件，實心原因而被擊穿的器件。虛線代表外在失效曲線，直線907-20201007-2020靠性的基本方面，并概述了通過電氣柵極電壓篩查降低現場失效概率的概念。MOSFET在典型運行條件下的最大現場失效概率，我們提出了所謂行電壓的電壓應力下對大量的器件進行測試。該試驗的結果表明，通過使用優化的器件處理和為了比較有限數量的、柵極氧化層性能普遍未知的器件的柵極氧化層可靠性——比器件的柵極氧化層可靠性，我們又介紹了一種更為通用的壽命終期應力試驗。這第二個試驗不能像4工業級SiCMOSFET的柵極氧化層在正常使用器件時，由于半導體-氧化層界面處有漂移。閾值電壓的漂移可能對器件的長期運行產向更大的電壓值偏移，因此會導致器件的導通電阻變大。這又導致損耗增加，以及散熱需求增大，能縮短器件的使用壽命。因此，了解閾值電壓的行為并考慮它對設計余量的影響非常這種現象在Si技術中已非常常見，被稱之為“偏壓溫度不穩定性的事實，即，它不僅由硅（Si）而且由碳（C）原子組成，SiC/SiO2界面的特性相比Si/S同。在SiC/SiO2界面存在位于更大能量范圍內的其它點缺陷類型，它們必器件特性長期穩定，必須密切關注BTI這種漂移現象設法實現最優異的器件可靠性。因此，我們開展了深入的研究，以期能夠深入地了解效應在現實應用中的影響，并制定出能夠盡可于應力條件（偏壓、時間、溫度）。施加正柵極偏壓應力（PBTI）時，通常可以觀察到閾值電），SiC/SiO2或Si/SiO2界面處或附近的載流子捕獲引起的，可一道為科學進步作出了重大貢獻[13][14][15]。已經掌握的退化物理學和電氣測量技術知識，如今已多相似之處[18]。然而，它們在有些方面仍然存在不同，在測量和評估特定應用中的參數變化時必到這些不同。慢）的分量[19][20]。準永久分量決定器件的長期漂移量，而快速分量能在短時間內1107-20201207-2020為了獲得可比較的漂移值，已制定測定BTI應力應力讀數讀數應力階段之后的時間時間信號與時間的關系。右圖顯示的是閾值電壓漂移的恢復與時間的關系，旨在表明讀閾值電壓漂移的影響。即使讀數時間有很小的差異，提取的閾但是，獲得的閾值電壓漂移在很大程度上取決于讀數時間——即應力階段與讀數階段之間的時間間及器件的狀況[19][23]。從圖6中的右圖可以看出，閾是，即使讀數時間有很小的差異——比如1msvs.100ms，提取的閾值電壓漂移也有很大不同。因此，這種簡單的方法存在的缺點是重現性差，且難以區分閾值電壓漂移中的完全可恢復的快速分量（滯后效應）理過的PBTI為例，讀數階段包含累積脈沖、在有序列都完成之后，即在二次讀數時，留下的主要是準永久的BTI這意味著，預處理使得測量結果更容易被重現，更不易受到讀數延遲和器件狀況的影響，并允許正1307-2020時間圖7.預處理過的PBTI的測量序列。讀數階段包含累積脈沖、一次讀數、累積脈同一個讀數階段中的一次讀數與二次讀數之差代表閾值電壓滯后生了新的界面態。預處理脈沖模擬的是柵極在應用中的開關過程，可將陷阱態 針對SiC，我們給出了幾種不同的工藝處理所帶來的不同結果，以證明特征之一。圖8.在200°C和-25V的偏壓應力下，NBTI隨時正偏壓溫度不穩定性（PBTI）圖9.在200°C和+25V的偏壓應力下，PBTI隨時間的變化1407-20201507-2020偏壓應力（偏壓應力（V）剩余差異是絕對閾值電壓漂移的補償。通過優化器件處理，我們再次實現了漂移量降低一標，從而使得漂移量在本試驗的實驗窗口中落在了100位置位置氧化物陷阱能級[20]。正如我們在[18]中所證明的，SiC導帶度更高使得電子更容易被捕獲到該型[17][25]。然而，利用實證冪律（參見[26]）或捕獲/釋放時間圖（CET圖，參見可能進行壽命終期漂移預測。我們的研究表明，為Si技術開發和驗證的預測模型（），一樣進行預測。總結并利用合適的測量方法仔細地評估DCBTI。然而，因為能使器件性能更好（RONxA更小）的工藝條件，與時間、溫度和偏壓的關系與Si技術類似，所以可以斷定它們對應的潛在4.2SiCMOSFET在實多年來，英飛凌一直在進行超越標準質量認證方法的應用相關試驗，以期為最終應用確極限[16][19]。閾值電壓和導通電阻在實際應用運行條件下的漂移，是我們深入研究的一個“SiC特有”的重應力條件下，參數漂移可能超過施加標準直流柵極應力后的典型值。這與DCBTI始終被視為“最壞情況”的Si技術是不同的[28]。為了增進對這一新的漂移現象的認識，也為了指導），了它在典型的應用環境中可能造成的后果[29]。2019年，我們根據最新的英飛凌在各種運行條件下開展了廣泛的試驗，以期建立一個半經驗的預測模型，用于描述閾值電壓（VTH 偏壓上限（VGH）、開關頻率（f）和運行溫度（T）等相關。1607-2020分辨率高，還要求測量延時達到微秒級。為此，英飛凌已開發出定制的高端應力柵極應力試驗期間進行快速的原位參數監測[17道過驅動電壓（VGH-VTH），從而使得器件的溝道電阻（Rch）變大。Rch=(2)在公式（2）中，L代表溝道長度，W代表溝道寬度，μn代表自由電子遷移率，Cox代表柵極氧化層電容，VGH代表柵極電壓上限，而VTH代表器件的閾值電壓。在高功率器件中，溝道電阻只是器件的總導通電阻的一個分量。RON=Rch+RJFET+Repi+Rsub.在公式（3）中，Rch代表溝道電阻，RJFET代表結型場效應晶體管（JFET）電阻，Repi代表漂移帶的外延大，最終使得器件的總導通電阻(ΔRON）略微變大。總導通電現潛在臨界漂移（>15%，在數據表的最大額導圖表來說明推薦的柵極驅動電壓和頻率。這些指導圖表之后創建的退化模型。驗模型系數。所示的擬合曲線對應用于計算ΔVTH_AC~(ts×f)n(4)應力施加時間的關系圖。在圖12中，我們比較了1707-20201807-2020移是相似（不是完全一樣）的，它與總應力施加時間無關。正是因為這個原因，相比在相對較低），的導通損耗與開關損耗之比。在某個特定的應用中，如果開關損耗在總損耗中占據絕對比例關頻率更大，導通損耗的增加對于系統設計的影與柵極偏壓下限（VGL）的關系狀態施加負柵極偏壓的模式下運行，ACBTI只會導致VTH漂則獲得的VTH漂移顯示出典型的D壓可通過以下方式影響VTH漂移（參見圖13）：當開關次數較少時，VTH漂移是，當開關次數較多時，VTH漂移通常因為負關態柵極電壓更高導致漂移斜率更大（冪律指數）而變大。圖13.短時間內施加大量脈沖（f=500kHz的柵極電壓下限高于-2.5V時（比如-），與柵極偏壓上限（VGH）及溫度（T）的關系的VGH等級和高溫下，VTH漂移值更大。但是，這并不一定意味著，這種運行條件對于應用而言更為關當VGH等級較高時，可以觀察到BTI更大。但是，由于柵極驅那么敏感。因此，盡管VTH漂移變大，但RON在VGH值較大時的相對變化可能反倒變小顯。因此，盡管VTH漂移變大，但RON在溫度更高時的相對變化可1907-20202007-2020極電壓下限和不同的柵極電壓上限時的數據。施加較大的柵極電壓上限導致實測數據發2107-2020圖15.在加速頻率（f=500kHz）和柵極電型的柵極電壓下限和不同應力溫度下的數據。溫度較高時的應力導致實測數據發生平模型（虛線）符合實測數據的趨勢，但在本試驗中稍漂移飽和與負載電流的關系型，這表明負載電流本身并不會改變觀測到的漂移行為。但也發現，柵極信號過沖和下沖——用中很常見——可能影響ACBTI。這一評估和抑制應用中的過沖和下沖給出具體的2207-2020半導體器件在其整個生命周期中都會受到核粒子輻射。這種輻射源自于高能宇宙粒子撞擊大“硬”分量2307-2020對于地球大氣層以上的空間應用，宇宙輻射主要由質子、離子和伽瑪射線組成。對于最高達到度的地面應用，大氣層能起到很大的屏蔽作用，輻射環境取決于地平面的通量時[32]的中子。但如圖17所示，中子通量隨海拔高度呈指數增長[14]，因此在考時必須考慮到海拔高度。盡管地面上的中子通量密度相當低，但許多功率半導體導致功率半導體器件失效的機制，并根據器件和應用參數推導出一個加速模型，另請參見[n二極管結構中的電場分布。入射宇宙粒子可能觸發與晶格原子組成的帶電等離子體。在正常的反向偏壓運行條件下，電場呈三角形或梯形（藍色曲線）。宇宙粒子誘發的帶電等離子體時，電場在等離子體中被局部屏蔽。在等離子體區的邊緣甚電場，這可能導致產生通過活躍區進一步傳播開去的雪崩（紅色曲線），也就是所謂的“圖18.在[30]之后垂直功率器件中的宇宙輻射等離子體通道和隨后的流光可使器件發生短路，然后再被耗散能摧毀。這就是所謂的“單粒子燒毀” 的器件失效率也相似。在過去的幾十年中進行了許多加速試驗，這些試驗表明，當施加的電實際雪崩擊穿電壓時，由宇宙射線誘發的失效2407-2020圖中沒有顯示源自于有限數量的被測器件的每一個實驗的這些試驗是用質子加速器和散裂中子源進行的，它們可通過高粒子通量密度實現性。除去這一分散性，還可通過這些結果推斷出一個平均指數電壓加速模型。為驗證該加速模型基于人工離子源的加速試驗的同時，還在高海拔和大氣中子的自然通量下進行儲存試驗[憑借宇宙射線誘發的失效率與雪崩擊穿電壓的關系，就可以優化功率器件的穩健性。一般而言，率器件可以設計更高的雪崩擊穿電壓，從而可以通過更大的厚度和更低的漂移層或基底層摻雜的抗宇宙輻射能力。這又意味著正向導通損耗將在一定程度上降低，即，在抗輻射能力與通態為計算宇宙輻射導致的器件或模塊失效率，必須考慮到特定應用的條件，即施加的的運行小時數之間的關系。因此，不可能為某一技術或應用提供一個宇宙輻射失效率的數字。凌支持客戶通過其遍布全球的、經驗豐富的、且經過訓練的應用工程師網絡，研究如何根據英英飛凌永遠支持開發宇宙輻射實驗的新技術和新產品，以便驗證該模型，并確保在應用和器件實現恰當平衡所需的抗輻射能力。結果表明，就宇宙射線導致的基本失效機制及其與運行2507-2020），），這一缺陷目前是可忽略不計的。而且必須指出的是，抗短路能力提高將對RDS（on）產生很大的負面影響。因此，在決定以保證短路耐受時間的形式提高抗短路能力時應當非常慎重。如果決定在數據表中指數值，則必須采取措施確保成品器件的性能。在英飛凌，這是通過在裝運之前對所有測試做到的。客戶通常要求指定一個產品在應用時能夠成功抵抗的短路事件數量。要回答這個問易，因為在不同的運行條件下，實際短路條件（雜散電感等）可能差別很大。此時，供應商與最在典型的短路事件中，器件在被施加滿（DC總線）電壓的同時，也被施加由負載阻抗和半導體性定義的電流。因此，同時施加的高電壓和大電流會導致器件中的功率損耗和熱應力都很大。熱破壞是個關鍵的限制因素，金屬層的實際熔化是觀察到的失效模式之一。持續時間為微秒級。對于失效，這是因為施加應力脈沖之后的漏電流太大，進而導致在短路脈沖之后出現熱失控。但這種類型另一個重要發現是，在短路條件下，芯片內的溫度大幅度升高，顯示出與IGB是通過使用短溝道和有限的JFET效應來減小RDS（on）。電流可以達到器件額定電流的10倍左右，），2607-2020源極源極片的散熱能力，熱量幾乎完全是在靠近芯片表面的極薄漂移區、隔離氧化層和描繪了這一情境，并與IGBT進行了比較。在高壓硅器件中，峰值溫度的波于器件的主體中。于是便會出現不同的失效模式，因此，必須深入了解系統需求和行為，以得出潛在器件相關的措施和2707-2020雙極退化效應。這種效應主要是由SiC晶體上早先存電子與空穴的復合所釋放出的能量導致堆垛層錯在BPD處蔓延[38]。該堆垛層錯將蔓延后停止蔓延。圖22中的左圖所示的、被擴大的有源區域縮小。結合潛在的物理背景因素，可以得出雙極退化是：），在雙極退化效應。,一種飽和效應。一旦堆垛層錯蔓延至器件表面，雙極退化就會飽和。取決運行條件，從初始狀態到飽和的時間可以是幾分鐘到幾小時的累積雙2807-2020如前所述，內部擁有擴大的疊層缺陷的區域似乎表示了有缺陷和無缺陷的SiC器件的熱圖像（EMMI）。可以清楚地看到色表示電流密度（藍色代表密度小，紅色代表密度大），加粗從試驗中可以證實，雙極退化只會使SiC器件的有源區域減小，進而使得MOSFET的RDS（on）變大，體二極管的VSD變大。器件的其它基本參數（如擊穿電壓、開關行為和氧化層可靠性因此，如果碳化硅器件有少量缺陷，并且飽和后的RDS（on）或VSD增大幅度仍然位于數據表給出的范圍以7.3CoolSiC?MOSF英飛凌已采取專門的措施來確保其交付給客戶的產品擁有穩定的性能。已采取兩種措施來確保體二極管的所有CoolSiC?MOS其中包括采取優化的芯片生產工藝以抑制疊層缺陷的形成，并結合有效的驗證2907-2020對分立器件和模塊，均按相關標準進行常規檢測，其中包括H術的發布是必不可少的，結果被記錄在發布每種產品主頁上的PQR3000h，以檢驗英飛凌的新技術在遠遠超出必要的標準條件時所具有的可靠性。近些年，許多應用開始要求器件具備超越標準H3TRB條件的濕度穩定止功率器件因為濕度原因發生退化，且必須設計實驗來看到在這些條件下的不同退化機制，如金屬腐蝕或枝晶生長[39]。在標準的H3T據[40]，是在T=85°C、相對濕響。如前所述，這些試驗條件不足以確保所有應用在長期內保持可靠。如果分析應用條件時發現存惡劣的條件，則必須進行附加試驗。如今是在80%的最高漏源），們不僅要能承受在這些試驗中使用的極端條件，還要能HV-H3TRB。無論是在H3TRB還是在以器件顯然沒有顯示出在應力下開始退化的跡象。為了找出英此外，我們還在脈沖高壓濕度條件（PHV-H3TRB或動態HTRB）下檢驗了3007-2020失效模式。為保證在現場條件下能夠可靠地運行，驗證的應力時間結合嚴格的通過/失效標準足以性驗證應力時間，在任何這些試驗中都未發現系超越標準的可靠性驗證VDS=80V（100VforAEC）,T對于采用分立器件進行的可靠性試驗，高運行溫度或模壓化合物可能對器件在應力作用下的長是，動態應力試驗很重要，因為它們可能觸發在遵循標準的靜態試驗中觀察不到的失效機制。例如3107-2020應力試驗短路應力），），Ta=85°C，rH85%，VDClink=V，IL_peak=16A，fsw=25k動態反向偏壓（DRB）Ta=25°C，VDClink=960V，VGS=+15V/-5V，dv根據文獻中的報告，SiC器件甚至還有無法通過（擴展殊材料屬性和特定應用條件有關[41][溫度(℃)相比在Ta=85°C/rH=85%條件下進驗則是引發冷凝，并通過在終端接區形成冷凝水層觸發額外的、與應用有關的失效模式。根據文獻告，這些失效模式對于SiC器件有非常重要的意義[41][42]。英料有關的失效模式。這一點可以通過進行并成功通過AC-HTC試驗（試驗是與應用專家緊密合作開發出的，能夠模擬光伏系統應用的運行模式。系統的中。持續數小時的試驗周期可以分成兩個不同的階段：a)Ta<0°C：低溫、高濕度，導致芯片表面出現冷凝水，模如果終端區的鈍化處理不夠充分，則終端將出現退化，導致在試驗期間和實際應用中過早失效。中的所有SiC器件因此都配備有新的疊層鈍化膜，用于在這些惡劣的條件下在計算半導體器件在實際應用中的預期使用壽命時，必須考慮到內部連接技術的老化。這需要通率循環試驗進行評估，其中，器件被主動加熱使得3207-2020RDS（on）或Rth（j-c）達到預定的變化，也就是所謂的壽命終期（EoL）標準。基于公認的模型[43]，這些結果可與應用條件關聯起來,正如英飛凌應用說明中所述利用S從原則上講，SiC模塊也是經歷這個過程。但因為SiC擁片的老化機制中，鍵合連接退化并無很大的影響，影響最大的是焊接層退化，它會導致R為這個原因，SiC的秒級功率循環能力才比采用相同互的英飛凌應用工程團隊獲取）考慮了這一改變的老化機制，使得能夠按照功率循環應用說明中的據最高結溫Tvj和溫度變化ΔT來計算載脈沖持續時間ton的關系。在我們最近發表的文章中有講到這所有SiC技術所用的互連技術和生產線，都與我們在控制這些工藝和模塊勢的應用：器件沿兩個方向傳送電流，芯片在一個負載周期的正和負傳導階段都能產生功率，從對于在壽命終期之前在功率循環中需要更多次循環的應用，英飛凌也已改進分立器件的互連技術針對分立器件的功率循環研究仍然是個處于初期的研究領域。因此，英飛凌近年來進行了更深入的研究，以了解在功率循環應力期間發生的失效機制[48][49]。一個重要發現是，與功率中，只要裸片連接是通過傳統的焊接法完成的，則脫線是目3307-20203407-2020MOSFET），分立器件都能用同樣的公式來描述。許多器件特性對功率循環穩定性都有一個參數集能夠籠統地描述所有產品。根據器件特性，可能有必要使用單獨的參數集。如欲了解件的功率循環能力，請向您本地的英飛凌應用工程師發出申請，他能幫您評估預期使用壽簡化為一些基本拓撲，它們有助于確定長期應用試驗。下表列出了最主要的基本基本拓撲概覽主要關注的是硬開關配置，因為它們通常是對功率半導體要求最高的。英飛凌已經開發出許行。為了更好地了解長期行為，可靠性試驗的3507-2020碳化硅（SiC）以其固有的優越物理材料特性和高擊穿場，是幫助達成“電氣化將主宰汽車業的未來”的以英飛凌采用不同的質量類別來歸類我們的產品。根據我們的質量手冊，區別可以描述如下：?基準質量認證方法可保證符合標準），?AECQ-100/101標準中確定的、在應用中的可靠性鑒定方法汽車應用條件目前因為汽車市場的瞬息萬變而有廣泛的變化，寬禁帶半導體因為明顯有能力滿足苛的需求而越來越受歡迎。進入這個市場的代價是高質量保障即能夠實現更長的使用壽命，了解不同效機制，以及新的激發能量。總體而言，提高性能的需求正在成為一種常態，也是供應商取得競爭途徑之一。汽車市場的演變——尤其是電動汽車技術的演變——對產品質量評估有以下影響：1.因為應用條件而需要更長的應力施加時間。AEC-Q101是在任何情況下都必須滿足的一項最低標準。2.設計新應力條件，以涵蓋實際應用條件，以及新技術在這些條件下的表現。3.可靠性驗證現在得從比標準質量認證試驗更高的級別僅僅滿足汽車行業的標準已經不夠了，AEC-Q101被視為必須遵守的指導原則之一，但應用條件如今要求在惡劣的環境條件下以更快的開關速度實現更高的可靠性。所有這些都是在比硅技術的典型擊對于電動汽車而言，同樣的高壓器件產品必須同時滿足不同的工作模式，并且在每種模式下都能,預處理，新的純電動車型具有的一項功能，例如，在使用汽車之前給內部駕駛空間加熱，以定時或遠將AEC-Q101中的要求數據轉化為等效的應力時間時，發現在應用條件與新興應用的需求之間存在明顯的不匹配，凸顯出了對能超越當前汽車標準的、能滿足更嚴苛的質量要求的技術（運行小時數[h]運行小時數[h]運行小時數[h]運行小時數[h]圖28.典型的純電動車應用的應用條件（駕駛模式和充電模式）。將AEC-Q101中的要由于產品的復雜度日益提高以及用例更具有挑戰性圖29.因為更苛刻的應用需求，可靠性裕度相比AEC-Q101標準必須進行擴展。3607-20203707-2020應沒有區別。因此，必須在尚未達到Si技術的成熟度的這種新技術，與滿足汽率之間，找到一個折中點。宇宙射線：漂移帶（外延層）的設計要能確保更強的抗宇宙輻射能力。調整漂移層電阻Rdrift可以增強柵極氧化層穩柵極氧化層穩定性陷低能任何汽車零部件都是經常暴露在變化不斷的、有時是惡劣的氣候條件下，因此必須保護這些水，并避免由此導致的腐蝕和/或氧化。類似于太陽能或牽引等戶外應用的工業應用條件，在特下，汽車應用的質量認證程序和技術措施必須保證其達到超高的現行版本的AEC-Q101要求在最高100V的電壓下進行高濕高溫反向偏壓試驗（H3T），大化的需要，它的橫向電場強度名義上比Si器件要高，要想檢驗SiC器件在不同濕度條件下的可靠性，高壓H3TRB（VDS=80%VDSS）是更合適的方法。考慮正如第8.1節中已經講到的，影響可靠性的也有可靠性不會因器件導通和關斷引起的電場強度持續變化而受到負面影響。如果適當地調整占空比），3807-2020表3.英飛凌為進行汽車級質量認證所選擇的試驗條件質量認證試驗條件（舉例）AEC-Q101（超越AEC-Q101）,80%VDSS度耐受力,f=典型開關頻率,VDS,app沖如果不使用這些試驗方法，就不可能開發出前面提到的創新鈍化概念來保護終只有開發出新的鈍化概念并且重復更嚴苛的濕度應力，SiC技術才有可能被允許用于汽車應用。程中，英飛凌可以借鑒許多工業產品發布過程中所積累的經