集成電路設計（第4版） 課件11.1.2 Verilog HDL語言_第1頁
集成電路設計（第4版） 課件11.1.2 Verilog HDL語言_第2頁
集成電路設計（第4版） 課件11.1.2 Verilog HDL語言_第3頁
集成電路設計（第4版） 課件11.1.2 Verilog HDL語言_第4頁
集成電路設計（第4版） 課件11.1.2 Verilog HDL語言_第5頁
已閱讀5頁，還剩4頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

1第11章

集成電路數(shù)字系統(tǒng)設計基礎11.1數(shù)字系統(tǒng)硬件描述語言11.2數(shù)字系統(tǒng)邏輯綜合與物理實現(xiàn)11.3數(shù)字系統(tǒng)的FPGA/CPLD硬件驗證211.1數(shù)字系統(tǒng)硬件描述語言圖11.1基于HDL語言的數(shù)字集成電路設計參考流程

硬件描述語言可以在不同的層次上描述功能日趨復雜數(shù)字系統(tǒng)。目前，得到廣泛認可的硬件描述語言有VerilogHDL和VHDL兩種。311.1.2VerilogHDL語言介紹上升沿觸發(fā)的D觸發(fā)器的設計實例moduledff_pos（data,clk,q）;inputdata,clk;outputq;regq;always@(posedgeclk);q＝data;endmodule上升沿觸發(fā)的D觸發(fā)器的設計實例:一個完整的VerilogHDL模塊包括：①

模塊定義行②

端口類型說明③

數(shù)據(jù)類型說明④

描述體部⑤

結束行4在模塊中，可用下述方式描述一個設計：①數(shù)據(jù)流描述方式；②行為描述方式；③結構描述方式；④混合描述方式。5例：分別寫出二選一MUX功能模塊的VerilogHDL的

行為描述和結構描述圖11.2二選一MUX邏輯圖6行為描述模塊modulemux_beh(out,a,b,sel)outputout;inputa,b,sel;assignout=(sel==0)?a:b;endmodule72）

結構描述模塊modulemux_str(out,a,b,sel)outputout;inputa,b,sel;notgate1(net1,sel);andgate2(net2,a,net1);andgate3(net3,b,sel);orgate4(out,net2,net3);endmodule8混合方式設計的1位全加器的實例：moduleFA_M（A,B,Cin,Sum,Cout）;inputA,B,Cin;outputSum,Cout;regCout,T1,T2,T3;wireS1;xorX1（S1,A,B）; //門實例語句always@（AorBorCin）//always語句beginT1＝A&Cin;T2＝B&Cin;T3＝A&B;Cout＝（T1|T2）|T3;endassignSum＝S1^Cin; //連續(xù)賦值語句endmodule在混合描述方式中，結構描述、數(shù)據(jù)流描述和行為描述可以自由混合，模塊描述中可以包含實例化的門、模塊實例化語句、連續(xù)賦值語句，以及always語句和initial語句的混合。它們之間可以相互包含。Verilog語言要素（1

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論