本章要點組合邏輯電路的分析與設計

各種常用組合邏輯電路部件

組合邏輯電路的消除冒險方法章節內容9.1組合邏輯電路概述9.2常用組合邏輯電路部件9.3組合邏輯電路的競爭與冒險9.4Multisim組合邏輯電路仿真分析9.1組合邏輯電路概述9.1.1組合邏輯電路的特點邏輯電路組合邏輯電路時序邏輯電路功能：輸出只取決于當前的輸入。組成：門電路，不存在記憶元件；無反饋功能：輸出取決于當前的輸入和原來的狀態。組成：組合電路、記憶元件；有反饋組合電路框圖及一般表達式為：F1=f1(x1,x2,…xn)F2=f2(x1,x2,…xn)…Fm=fm(x1,x2,…xn)組合電路x1x2xnF1F2Fm

組合邏輯電路框圖輸入邏輯變量輸出邏輯函數組合電路的研究內容：分析：設計：給定邏輯圖得到邏輯功能分析

給定邏輯功能畫出邏輯圖設計(1)由邏輯圖寫出輸出端的邏輯表達式(2)運用邏輯代數化簡或變換(3)列邏輯狀態表(4)分析邏輯功能已知邏輯電路確定邏輯功能分析步驟：9.1.2組合邏輯電路的分析例

已知電路如圖所示，分析說明該電路的邏輯功能。由真值表可知：ABC三個變量中，有兩個或兩個以上為“1”時，輸出為“1”；有兩個或兩個以上為“0”時，輸出為“0”；所以，這是一個:1.根據邏輯電路圖寫出邏輯表達式:Z=Z1+Z2+Z3=AB+BC+AC2.列出真值表輸入ABCZ1Z2Z3輸出Z

000001010011100101110111

000000000010000001100111000101113.分析邏輯功能解：多數表決電路

=AB=BC=AC例9.1分析圖9.2所示邏輯電路的功能。BCA（B+C)&&1≥1BAY&A

C&B+C

ABC

輸入ABC輸出Y

000001010011100101110111011111102.列出真值表3.分析邏輯功能

由真值表可知：該電路僅當A、B、C取值同為0或同為1時，輸出Y的值為0；其它情況下輸出Y為1。也就是說，當輸入取值一致時輸出為0，不一致時輸出為1。可見，該電路具有檢查輸入信號是否一致的邏輯功能，一旦輸出為1，則表明輸入不一致。因此，通常稱該電路為“不一致電路”。9.1.3組合邏輯電路的設計根據邏輯功能要求邏輯電路設計(1)由設計要求，進行邏輯變量賦值(2)由賦值狀態列真值表，寫出邏輯表達式(3)簡化和變換邏輯表達式(4)畫出邏輯圖設計步驟如下：例9.2

設計三人表決電路,多數人同意，通過；否則不通過。真值表輸出為F，多數贊成時是“1”，否則是“0”。

設A、B、C分別表示三人態度:同意為“1”，不同意為“0”；

根據設計要求進行賦值BCAC(2)由真值表寫出邏輯式(3)化簡邏輯式可得：或由卡圖諾可得相同結果ABC00100111101111真值表AB(4)根據邏輯表達式畫出邏輯圖。&1&&ABBCF

若用與門和或門實現&&&&ABCF

若用與非門實現9.2常用組合邏輯部件常用的組合邏輯電路有編碼器、譯碼器、數據選擇器、數據分配器、加法器、比較器、算術邏輯單元等。上節所介紹的分析方法和設計方法都適用于將要介紹的常用組合電路。本節著重介紹它們的功能表示及其應用。9.2.1編碼器為了區分一系列不同的事物，將每個事物用一個由0和1組成的二值代碼表示，這就是編碼。

n

位二進制代碼有2n

種組合，可以表示2n

個信息。

要表示N個信息所需的二進制代碼應滿足

2n

N實現編碼的邏輯電路，稱為編碼器。按照采用的代碼形式不同來分，有普通編碼器優先編碼器任何時刻只允許輸入一個編碼信號，否則輸出將發生混亂。允許同時輸入兩個以上編碼信號。二進制編碼器用n位0、1代碼對2n個信號進行編碼的電路。二-十進制編碼器用二—十進制代碼進行編碼的電路。按照對編碼信號的要求分1.普通編碼器⑴⑷⑵⑶丁丙乙甲問題:將4個搶答器的輸出信號編為二進制代碼，實現此功能的編碼電路又叫4線-2線編碼器。F0=A1+A3A3A2A1A00001001001001000F1F000011011輸入輸出4-2線編碼器真值表中未列出的輸入狀態是限制為不發生的狀態，其輸出為任意態，在用卡諾圖化簡時可根據需要視為1或0。11A3A2000100011110A1A0111000××××××××××××F0

F1=A2+A301A3A2000100011110A1A0111001××××××××××××F1編碼器I0I1I2I3I4I5I6I7Y2Y1Y08線|3線編碼器01000000輸入輸出I0I1I2I3I4I5I6I7Y2Y1Y01000000000001000000001001000000100001000001100001000100000001001010000001011000000001111001

右圖是一個8線-3線編碼器示意圖。它有八個輸入，三個輸出。設計原理與4線-2線編碼器相同。輸入輸出端上都沒有小圓圈，表明輸入高電平有效，輸出為原碼。輸入輸出ī

0ī

1ī

2ī

3ī

4ī

5ī

6ī

7Y2Y1Y00111111100010111111001110111110101110111101111110111100111110111011111110111011111110111編碼器ī0ī1ī2ī3ī4ī5ī6ī7Y2Y1Y08線|3線編碼器10111111001

右圖也是一個8線-3線編碼器示意圖。其輸入端上有小圓圈，表明輸入高電平有效，輸出端沒小圓圈表示輸出為原碼。輸出端一般是正的形式，也有反碼(非)的形式。編碼器I0I1I2I3I4I5I6I7Y2Y1Y08線|3線編碼器輸入輸出I0I1I2I3I4I5I6I7/Y2/Y1/Y0100000001110100000011000100000101000100001000000100001100000100010000000100010000000100001000000110ī0ī1ī2ī3ī4ī5ī6ī7Y2Y1Y08線|3線編碼器01111111111101111111101101111110111101111100111101110111111101101011111101001111111100002.優先編碼器例如：有一個網絡家電產品，可以按優先權自動處理同時出現的險情。優先編碼器電路火災小偷跑水處理電路119110傳呼業主其它其它

普通編碼器每次只能輸入一個信號。

優先編碼器可以同時輸入幾個信號，但在設計時已經將各輸入信號的優先順序排好。當幾個信號同時輸入時，優先權最高的信號優先編碼。

以集成優先編碼器74LS148（8線-3線）為例74LS148ī0ī1ī2ī3ī4ī5ī6ī7Y2Y1Y0YEXYSST編碼信號輸入，低電平0有效代碼輸出，反碼形式輸出選通輸出：表示允許編碼，但無編碼信號輸入。低電平有效擴展輸出：表示允許編碼，且有編碼信號輸入。低電平有效選通輸入低電平有效輸入低電平有效，優先順序I7→I0反碼形式輸出用于擴展級聯禁止編碼74LS148的功能表優先權最高編碼輸出的最高位(1)片無有效編碼請求時才允許(2)片編碼0編碼輸出為原碼011001110111例9.5試用兩片74LS148構成16級優先級別的16/4線優先編碼器若全為10011

1

1000

1

01

0

19.2.2譯碼器由功能分類二進制譯碼器顯示譯碼器——用于對電路進行邏輯控制——用于電路輸出的數字顯示部分n位二進制代碼可譯成2n種電路狀態。二-十進制譯碼器

譯碼：

編碼的逆過程，將編碼時賦予代碼的特定含義“翻譯”出來。

譯碼器：

實現譯碼功能的電路。1．二進制譯碼器輸入：二進制代碼（N位），輸出：2N個信號，每個輸出對應一個最小項。

為譯碼輸入端為譯碼輸出端為使能輸入端74LS138的功能表譯中為“0”，輸出為低電平高電平有效低電平有效禁止譯碼譯碼工作例9.7利用兩片74LS138實現4/16譯碼器的功能連接好三個部分：輸出、輸入、使能輸出端輸入端使能端

用74138構成邏輯函數最小項發生器

如果將一邏輯函數的輸入變量加到譯碼器的譯碼輸入端，則譯碼輸出的每一個輸出端都對應一個邏輯函數的最小項。

輸入變量m0ABCm1m2m3m4m5m6m7例9.8：試用3/8譯碼器，并輔以適當門電路實現下列組合邏輯函數：（1）將所給表達式化成最小項表達式如下解（2）畫邏輯圖74LS138A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7E1E2E3ABC100Y＆2．二-十進制譯碼器

將輸入的4位8421BCD碼翻譯成0～9十個十進制數的電路稱為二-十進制譯碼器。由于二-十進制譯碼器有4個輸入端，10個輸出端，所以又稱為4線-10線譯碼器。

常用的集成二-十進制譯碼器為74LS42，其引腳排列圖如圖所示。為譯碼輸入端為譯碼輸出端

二-十進制譯碼器74LS42的真值表譯中為0拒絕偽碼3.顯示譯碼器

在數字電路中，常常需要把運算結果用十進制數顯示出來，這就要用顯示譯碼器。（1）七段數碼顯示器

由七段發光二極管構成這種顯示器的工作電壓低(1.5~3V)，體積小，壽命長，工作可靠性高，響應速度快(1~100ns)，亮度高，顏色豐富。它的缺點是工作電流大，每個字段的工作電流為10mA。為防止發光二極管因電流過大而損壞，通常在發光二極管支路中串接一個限流電阻R。gfedcba例：共陰極接法a

b

c

d

e

f

g

01100001101101低電平時發光高電平時發光共陽極接法abcgdef+dgfecbagfedcba共陰極接法abcdefg七段數碼顯示器有：共陰極和共陽極兩種接法（2）顯示器譯碼器74LS47（可驅動共陽數碼管）8421碼輸入燈測試輸入滅0輸入滅燈輸入/滅0輸出00000000譯碼輸出0111111100000XXXX1111111A3A2A1A0LTBI/RBORBIYaYbYcYdYeYfYg74LS47000000100000

10a~g11LT（4）RBIRBOa~gDCBA0000LT（5）RBIRBOa~gDCBA0100a~gLT（1）RBIRBODCBA0000a~gDCBA0000RBIRBODCBA0000LT（2）LT（3）

RBIRBO

下面舉一個利用74LS47實現多位數字譯碼顯示的例子，通過它了解各控制端的用法，特別是如何動態滅0，實現無意義位的消隱。0001

滅0

動態滅09.2.3加法器加法器:

實現二進制加法運算的電路又分為半加器、全加器和多位加法器進位如：0

0

0

0

11+10101010不考慮低位來的進位半加器實現要考慮低位來的進位全加器實現1.半加器AB兩個輸入表示兩個同位相加的數兩個輸出SC表示半加和表示向高位的進位半加器：半加器真值表A

B

S

C0000011010101101邏輯表達式COABSC

可用異或門和與門實現輸入Ai表示兩個同位相加的數BiCi－1表示低位來的進位輸出表示本位和表示向高位的進位CiSiAi

Bi

Ci-1

Si

Ci

000000011001010011011001010101110011111

1AiBiCi－1SiCiCO

CI可用異或門和與非門實現2.全加器3.集成加法器74LS283A3A2A1A0B3B2B1B0CICOS3S2S1S001011010

00111100110110

00100111100111

11011074LS283是超前進位的四位二進制全加器9.2.4數值比較器數值比較器：能夠比較數字大小的電路。1.一位數值比較器ABY0(A>B)Y1(A=B)Y2(A<B)00010010011010011010從真值表可得：ABY0Y1Y2比較器2.集成數值比較器

74LS85是一個四位數值比較器，其比較原理如下：設四位數字為A：A3A2A1A0，B：B3B2B1B0，先比最高位:若A3＞B3，則A＞B；最高位相同A3=B3，比次高位：

若A2＞B2，則結果A＞B；……各位都相同時，A=B

A3YA<BYA=BYA>BA2A1A0B3B2B1B0I(A<B)I(A=B)I(A>B)74LS85的功能表輸入級聯輸入輸出A3，B3A2，B2A1，B1A0，B0IA＞BIA＜BIA=BFA＞BFA＜BFA=B10××××××10001××××××010A3=B310×××××100A3=B301×××××010A3=B3A2=B210××××100A3=B3A2=B201××××010A3=B3A2=B2A1=B110×××100A3=B3A2=B2A1=B101×××010A3=B3A2=B2A1=B1A0=B0100100A3=B3A2=B2A1=B1A0=B0010010A3=B3A2=B2A1=B1A0=B000100146“0”“1”“0”A3A2A1A0B3B2B1B0A3A2A1A0B3B2B1B0A>BA=BA<BFA>BFA=BFA<B(低位)FA>BFA=BFA<BA7A6A5A4B7B6B5B4A3A2A1A0B3B2B1B0A>BA=BA<BFA>BFA=BFA<B(高位)例9.10試用兩片4位數值比較器74LS85組成8位數值比較器。工作時，先是高位片A和B比大小當高位片A=B時，輸出將取決于級聯輸入而級聯輸入的狀態是低位片比較的結果若高位片A≠B時，就直接輸出比較結果9.2.5數據選擇器能從多路數據中選擇其中所需要的一路數據輸出的電路。例：四選一數據選擇器輸入數據輸出數據使能端D0D1D2D3WSA1A0控制信號究竟選擇哪一路數據輸出由A1、A0兩位地址碼決定。

邏輯式：使能端選擇端輸出端A1A0Y00

0D000

1D101

0D201

1D31

0四選一數據選擇器功能表禁止態雙4選1數據選擇器74LS153雙4選1數據選擇器D20D21D22D23Y2A1A0D10D11D12D13Y1S1S2D2i

0XX010D1iXX10D23D1311001000S11000S20D12D11D10Y10XXD2201D2110D2000Y2A0A1功能表集成8選1數據選擇器74LS151地址碼8路輸入互補輸出使能例

用一片74LS153組成8選1數據選擇器:D0D1D2D3D4D5D6D7A2雙4選1數據選擇器D20D21D22D23Y2D10D11D12D13Y1S1S2A1A0A0A111YA2=0:(1)工作A2=1:(2)工作用數據選擇器實現組合邏輯函數一般步驟如下:（1）選擇接到數據選擇端（地址輸入端）的函數變量。（2）寫出數據選擇器輸出的邏