幾個概念：

1、存儲位元：存儲一位（bit）二進制代碼的存儲元件稱為基本存儲單元（或存儲位元）

2、存儲單元：主存中最小可編址的單位，是ＣＰＵ對主存可訪問操作的最小單位；每個由若干個存儲位元組成。

3、存儲器：多個存儲單元按一定規則組成一個整體。第三章多層次的存儲器按存儲介質分類：磁表面/半導體存儲器按存取方式分類：隨機/順序存取按讀寫功能分類：ROM，RAMRAM：隨機讀寫存儲器ROM：只讀存儲器按信息的可保存性分類：永久性和非永久性的按存儲器系統中的作用分類：主/輔/緩/控高速緩沖存儲器簡稱cache，它是計算機系統中的一個高速小容量半導體存儲器。主存儲器簡稱主存，是計算機系統的主要存儲器，用來存放計算機運行期間的大量程序和數據。外存儲器簡稱外存，它是大容量輔助存儲器。SRAM中,用一個鎖存器作為存儲元。只要直流供電電源一直加在這個記憶電路上，它就無限期地保持記憶的1狀態或0狀態。如果電源斷電，那么存儲的數據(1或0)就會丟失。基本靜態存儲元結構圖補充：正邏輯體制：高電平VH用邏輯“1”表示，低電平VL用邏輯“0”來表示，這種邏輯體制稱為正邏輯體制。負邏輯體制：高電平VH用邏輯“0”表示，低電平VL用邏輯“1”來表示，這種邏輯體制稱為負邏輯體制。每種邏輯門用不同的邏輯體制來描述其邏輯功能是不同的，即每種邏輯門都有兩種等效邏輯符號，兩種邏輯符號可以進行等效。兩種邏輯符號等效變換規則：1）只要在一種邏輯符號的所有輸入、輸出端同時加上或者去掉小圈（當一根線上有兩個小圈，相當于兩次取反，則無需畫圈）2）將原來的符號互換（與←→或、同或←→異或）即可。由此可得到：正與=負或

正與非=負或非

正或=負與

正或非=負與非負邏輯的或非門（相當于與非門）正邏輯的或非門正邏輯的與門負邏輯的與門（相當于或非門）讀命令10011001100100000001100寫命令11001100圖3.2的邏輯圖圖3.332K×8位SRAM結構圖和邏輯圖DRAM存儲器的存儲位元是由一個MOS晶體管和電容器組成的記憶電路，其中MOS管作為開關使用，而所存儲的信息1或0則是有電容器上的電荷量來體現，即當電容器充滿電荷時表示存儲1，當電容器放完電沒有電荷時，表示存儲0。補充：三態門簡介補充：三態門簡介XGYXGY三態門符號圖（a）三態門符號圖（b）補充：MOS管簡介

MOS管是一種由金屬、氧化物和半導體組成的場效應管，其符號下圖所示，其中G為柵極，S為源極，D為漏極。當W（連接柵極）為高電位時，MOS管導通，R點（連接漏極D）與VCC（連接源極S）同電位。10101、讀/寫周期讀周期、寫周期的定義是從行選通信號RAS下降沿開始，到下一個RAS信號的下降沿為止的時間，也就是連續兩個讀周期的時間間隔。通常為控制方便，讀周期和寫周期時間相等。2、刷新周期刷新周期：DRAM存儲位元是基于電容器上的電荷量存儲，這個電荷量隨著時間和溫度而減少，因此必須定期地刷新，以保持它們原來記憶的正確信息。刷新操作有兩種刷新方式：集中式刷新:DRAM的所有行在每一個刷新周期中都被刷新。分散式刷新:每一行的刷新插入到正常的讀/寫周期之中。集中式刷新：例如刷新周期為8ms的內存來說，所有行的集中式刷新必須每隔8ms進行一次。為此將8ms時間分為兩部分：前一段時間進行正常的讀/寫操作，后一段時間（8ms至正常讀/寫周期時間）做為集中刷新操作時間。分散式刷新：例如p70圖3.7所示的DRAM有1024行，如果刷新周期為8ms，則每一行必須每隔8ms÷1024=7.8us進行一次。1、字長位數擴展 給定的芯片字長位數較短，不滿足設計要求的存儲器字長，此時需要用多片給定芯片擴展字長位數。三組信號線中，地址線和控制線公用而數據線單獨分開連接。圖3.9SRAM字長位數擴展2、字存儲容量擴展給定的芯片存儲容量較小（字數少），不滿足設計要求的總存儲容量，此時需要用多片給定芯片來擴展字數。三組信號組中給定芯片的地址總線和數據總線公用，控制總線中R/W公用，使能端EN不能公用，它由地址總線的高位段譯碼來決定片選信號。所需芯片數仍由（d=設計要求的存儲器容量/選擇芯片存儲器容量）決定。3、存儲器模塊條存儲器通常以插槽用模塊條形式供應市場。這種模塊條常稱為內存條，它們是在一個條狀形的小印制電路板上，用一定數量的存儲器芯片，組成一個存儲容量固定的存儲模塊。如圖所示。內存條有30腳、72腳、100腳、144腳、168腳等多種形式。30腳內存條設計成8位數據線，存儲容量從256KB～32MB。72腳內存條設計成32位數據總線100腳以上內存條既用于32位數據總線又用于64位數據總線，存儲容量從4MB～512MB。

ROM叫做只讀存儲器。顧名思義，只讀的意思是在它工作時只能讀出，不能寫入。然而其中存儲的原始數據，必須在它工作以前寫入。只讀存儲器由于工作可靠，保密性強，在計算機系統中得到廣泛的應用。主要有兩類：掩模ROM：掩模ROM實際上是一個存儲內容固定的ROM，由生產廠家提供產品。可編程ROM：用戶后寫入內容，有些可以多次寫入。一次性編程的PROM多次編程的EPROM和EEPROM。1、掩模ROM

(1)掩模ROM的陣列結構和存儲元掩模ROM存儲元當行選線與MOS管柵極連接時，MOS管導通，表示存儲1。當行選線與MOS管不連接時，MOS管截止，表示存儲0。16×8掩模ROM的陣列結構(2)掩膜ROM的邏輯符號和內部邏輯框圖2、可編程ROM（1）EPROM存儲元EPROM叫做光擦除可編程只讀存儲器。它的存儲內容可以根據需要寫入，當需要更新時將原存儲內容抹去，再寫入新的內容。現以浮柵雪崩注入型MOS管為存儲元的EPROM為例進行說明，結構如下圖所示。圖3.19EPROM存儲元當G1柵有電子積累時，該MOS管的開啟電壓變得很高，即使G2柵為高電平，該管仍不能導通，相當于存儲了“0”。反之，G1柵無電子積累時，MOS管的開啟電壓較低，當G2柵為高電平時，該管可以導通，相當于存儲了“1”。EPROM的主要結構圖：（1）如上圖所示,這是EPROM的寫入過程,在漏極加高壓,電子從源極流向漏極溝道充分開啟。在高壓的作用下,電子的拉力加強,能量使電子的溫度極度上升,變為熱電子。此時，若在G2柵上加正電壓，形成方向與溝道垂直的電場,使熱電子能躍過SiO2的勢壘,注入到浮柵中。在沒有別的外力的情況下,電子會很好的保持著。（即：寫入“0”的過程。）（2）在需要消去電子時,利用紫外線進行照射，給電子足夠的電量能逃逸出浮柵。（即可以抹成“1”）。EPROM的寫入過程（2）EEPROM存儲元EEPROM，叫做電擦除可編程只讀存儲器。其存儲元是一個具有兩個柵極的NMOS管，如圖(a)和(b)所示，G1是控制柵，它是一個浮柵，無引出線；G2是抹去柵，它有引出線。在G1柵和漏極D之間有一小面積的氧化層，其厚度極薄，可產生隧道效應。如圖(c)所示，當G2柵加20V正脈沖P1時，通過隧道效應，電子由襯底注入到G1浮柵，相當于存儲了“1”。利用此方法可將存儲器抹成全“1”狀態。圖3.20EEPROM存儲元EEPROM的寫入過程,是利用了隧道效應,即能量小于能量勢壘的電子能夠穿越勢壘到達另一邊。EEPROM寫入過程,如上圖所示,根據隧道效應,包圍浮柵的SiO2,必須極薄以降低勢壘。源漏極接地,處于導通狀態。在控制柵上施加高于閾值電壓的高壓,以減少電場作用,吸引電子穿越。EEPROM的寫入過程：要達到消去電子的要求,EEPROM也是通過隧道效應達成的。如上圖所示,在漏極加高壓,控制柵為0V,翻轉拉力方向,將電子從浮柵中拉出。EEPROM消去電子的過程：

FLASH存儲器也翻譯成閃速存儲器，它是高密度非失易失性的讀/寫存儲器。高密度意味著它具有巨大比特數目的存儲容量。非易失性意味著存放的數據在沒有電源的情況下可以長期保存。總之，它既有RAM的優點，又有ROM的優點，稱得上是存儲技術劃時代的進展。1、FLASH存儲元

在EPROM存儲元基礎上發展起來的，由此可以看出創新與繼承的關系。如下圖所示為閃速存儲器中的存儲元，由單個MOS晶體管組成，除漏極D和源極S外，還有一個控制柵和浮空柵。2、FLASH存儲器的基本操作

編程操作、讀取操作、擦除操作在控制柵加正向電壓，電子從源極流向浮空柵，使浮空柵帶負電荷，即可以寫入“0”。所有存儲元的初始狀態均處于“1”狀態，因此編程時只寫0，不寫1。若浮柵原來存有負電荷，在控制柵加高電位從漏極到源極無電流流過，表示讀出0.若浮柵原來沒有負電荷，在控制柵加高電位從漏極到源極有電流流過，表示讀出1.源極加正向電壓使電子從浮柵中流出使存儲元又變成1狀態。3、FLASH存儲器的陣列結構FLASH存儲器的簡化陣列結構如下圖所示。在某一時間只有一條行選擇線被激活。讀操作時，假定某個存儲元原存1，那么晶體管導通，與它所在位線接通，有電流通過位線，所經過的負載上產生一個電壓降。這個電壓降送到比較器的一個輸入端，與另一端輸入的參照電壓做比較，比較器輸出一個標志為邏輯1的電平。如果某個存儲元原先存0，那么晶體管不導通，位線上沒有電流，比較器輸出端則產生一個標志為邏輯0的電平。由于CPU和主存儲器之間在速度上是不匹配的，這種情況便成為限制高速計算機設計的主要問題。為了提高CPU和主存之間的數據傳輸率，除了主存采用更高速的技術來縮短讀出時間外，還可以采用并行技術的存儲器。1、雙端口存儲器的邏輯結構雙端口存儲器由于同一個存儲器具有兩組相互獨立的讀寫控制電路而得名。由于進行并行的獨立操作，因而是一種高速工作的存儲器，在科研和工程中非常有用。舉例說明，雙端口存儲器IDT7133的邏輯框圖。如下頁圖。左端口讀/寫右端口讀/寫雙端口存儲器簡單示例2、無沖突讀寫控制當兩個端口的地址不相同時，在兩個端口上進行讀寫操作，一定不會發生沖突。當任一端口被選中驅動時，就可對整個存儲器進行存取，每一個端口都有自己的片選控制(CE)和輸出驅動控制(OE)。讀操作時，端口的OE(低電平有效)打開輸出驅動器，由存儲矩陣讀出的數據就出現在I/O線上。表3.4無沖突讀寫控制3、有沖突讀寫控制當兩個端口同時存取存儲器同一存儲單元時，便發生讀寫沖突。為解決此問題，特設置了BUSY標志。在這種情況下，片上的判斷邏輯可以決定對哪個端口優先進行讀寫操作，而對另一個被延遲的端口置BUSY標志(BUSY變為低電平)，即暫時關閉此端口。有沖突讀寫控制判斷方法(1)如果地址匹配且在CE之前有效，片上的控制邏輯在CEL和CER之間進行判斷來選擇端口(CE判斷)。(2)如果CE在地址匹配之前變低，片上的控制邏輯在左、右地址間進行判斷來選擇端口(地址有效判斷)。無論采用哪種判斷方式，延遲端口的BUSY標志都將置位而關閉此端口，而當允許存取的端口完成操作時，延遲端口BUSY標志才進行復位而打開此端口。表3.5左、右端口讀寫操作的功能判斷1、存儲器的模塊化組織

一個由若干個模塊組成的主存儲器是線性編址的。這些地址在各模塊中如何安排，有兩種方式：一種是順序方式，一種是交叉方式圖3.26存儲器模塊的兩種組織方式2、多模塊交叉存儲器的基本結構下圖為四模塊交叉存儲器結構框圖。主存被分成4個相互獨立、容量相同的模塊M0，M1，M2，M3，每個模塊都有自己的讀寫控制電路、地址寄存器和數據寄存器，各自以等同的方式與CPU傳送信息。在理想情況下，如果程序段或數據塊都是連續地在主存中存取，那么將大大提高主存的訪問速度。單位時間里，存儲器所存取的信息量，以位/秒或字節/秒為單位。圖3.30無等待狀態成塊存取示意圖由于采用m=2的交錯存取度的成塊傳送，兩個連續地址字的讀取之間不必插入等待狀態。圖3.31CPU與存儲器系統的關系圖3.32Cache原理圖CPU與cache之間的數據交換是以字為單位，而cache與主存之間的數據交換是以塊為單位。當CPU讀取主存中一個字時，便發出此字的內存地址到cache和主存。此時cache控制邏輯依據地址判斷此字是否在cache中：若是，則此字立即傳送給CPU；若非，則把此字從主存讀出送到CPU，與此同時，把含有這個字的整個數據塊從主存讀出送到Cache中。局部性原理：在大部分程序的執行中，在一段時間內，CPU總是集中地訪問程序中的某個部分而不是隨機地對程序所有部分具有平均訪問概率。【例6】CPU執行一段程序時，cache完成存取的次數為1900次，主存完成存取的次數為100次，已知cache存取周期為50ns，主存存取周期為250ns，求cache/主存系統的效率和平均訪問時間。無論選擇那種映射方式，都要把主存和cache劃分為同樣大小的“塊”。選擇哪種映射方式，要考慮：硬件是否容易實現地址變換的速度是否快主存空間的利用率是否高主存裝入一塊時，發生沖突的概率以下我們介紹三種映射方法全相聯映射的特點：（1）行與塊等長；（2）主存中的每一塊可以放到cache中的任意一行中；（3）在全相聯映射中，將主存中一個塊的地址（塊號）與塊的內容（字）一起存于cache某一行中，其中塊地址存于chache的標記部分中。（a）全相聯映射示意圖CAM(b)全相聯cache的檢索過程（a）直接映射示意圖直接映射的特點：主存中的每一塊只可存到cache特定一行中（由i=jmodm決定）。（a）直接映射示意圖直接映射的特點：主存中的每一塊只可存到cache特定一行中（由i=jmodm決定）。在直接映射方式中，cache將s位的地址分成兩部分：r位作為cache的行地址，s-r位作為標記（tag）與數據塊一起保存在該行中。00001101s（共8位）rs-r直接映射的特點：主存中的每一塊只可存到cache特定一行中（由i=jmodm決定）。[例]cache容量16字，主存容量256字，則地址2，18，34…..242等都存放在cache的地址2內，如果第一次2在cache中，下次訪問34內容，則不管cache其他位置的內容訪問情況，都會引起2塊內容的替換在直接映射方式中，cache將s位的地址分成兩部分：r位作為cache的行地址，s-r位作為標記（tag）與數據塊一起保存在該行中。（b）直接映射的cache檢索過程000011011000001（a）組相聯映射示意圖（4組）組相聯映射中，主存的每一塊可以存入cache特定一組的任意行中（由q=jmodu決定）。在組相聯映射方式中，內存地址中s位