6.2 組合邏輯電路的分析與設(shè)計(jì)_第1頁(yè)
6.2 組合邏輯電路的分析與設(shè)計(jì)_第2頁(yè)
6.2 組合邏輯電路的分析與設(shè)計(jì)_第3頁(yè)
6.2 組合邏輯電路的分析與設(shè)計(jì)_第4頁(yè)
6.2 組合邏輯電路的分析與設(shè)計(jì)_第5頁(yè)
已閱讀5頁(yè)，還剩1頁(yè)未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

6.2組合邏輯電路的分析與設(shè)計(jì)方法一、組合邏輯電路的分析方法1、組合邏輯電路的特點(diǎn)在邏輯功能上，輸出變量是輸入變量的組合函數(shù)，輸出狀態(tài)不影響輸入狀態(tài)，過(guò)去的狀態(tài)不影響現(xiàn)時(shí)的輸出狀態(tài)；在電路結(jié)構(gòu)上，輸出和輸入之間無(wú)反饋延時(shí)通路，電路由邏輯門組成，不含記憶單元。2、組合邏輯電路的一般分析方法（1）由給定的邏輯電路圖，從輸入到輸出逐級(jí)向后遞推，寫出邏輯表達(dá)式。（2）化簡(jiǎn)或變換所寫出的邏輯函數(shù)表達(dá)式，求得最簡(jiǎn)邏輯表達(dá)式。（3）根據(jù)最簡(jiǎn)的邏輯表達(dá)式，列出相應(yīng)的真值表。（4）根據(jù)真值表找出電路可實(shí)現(xiàn)的邏輯功能，并加以說(shuō)明，以理解電路的作用。例

分析下圖所示邏輯電路的功能。二、組合邏輯電路的設(shè)計(jì)方法組合邏輯電路設(shè)計(jì)的一般步驟如下。（1）首先分析實(shí)際問(wèn)題要求的邏輯功能。確定輸入變量和輸出變量以及它們之間的相互關(guān)系，并對(duì)它們進(jìn)行邏輯賦值，即確定什么情況下為邏輯“1”，什么情況下為邏輯“0”；這是設(shè)計(jì)組合邏輯電路過(guò)程中建立邏輯函數(shù)的關(guān)鍵。（2）列出滿足輸入輸出邏輯關(guān)系的真值表。（3）根據(jù)真值表寫出相應(yīng)的邏輯表達(dá)式，對(duì)邏輯表達(dá)式進(jìn)行化簡(jiǎn)并轉(zhuǎn)換成命題或芯片所要求的邏輯函數(shù)表達(dá)式形式。（4）根據(jù)最簡(jiǎn)邏輯表達(dá)式畫出相應(yīng)的邏輯

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間，僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論