PAGEPAGEIMIＭO系統中射頻處理部分的討論與實現摘要：傳統的無線電放射機大多依靠于硬件,但硬件部分操作實現比較麻煩,而且性能難以做到很好，現代技術一般用軟件來討論實現MIMO系統中的射頻處理部分。本設計以ＦＰGA器件為核心，運用直接數字頻率合成技術，即DDS產生信號，用以實現數字基帶處理和數字上變頻，其電路系統具有較高的頻率分辨率，可以實現快速的頻率切換，并且在轉變時能夠保持相位的連續，很容易實現頻率、相位和幅度的數控調整。本設計還著重探討了具有數字調制功能的AM,ＦM，DSB，AＳK，ＦSK,PSＫ，QPSK等基帶處理，給出了一種簡略的設計方法。關鍵詞:FPGADDSAＭFMQPSK數字上變頻名目TOC＼o”1－３＂\h\z\uＨYPERＬINK3．1.1正弦信號的產生 ０302\h２HYPEＲLINK＼l"_Toc24807０3０3"3．1．2FM信號的產生 ＰＡGERＥＦ_Toｃ２4807030３\h3ＨYPEＲＬIＮK＼ｌ”＿Toc2480７03０4＂3．1。3ＤSＢ信號的產生?PAGＥREF_Tｏc2480703０4\h３HYPＥRLINＫ3。1.7PSK與ＱPSK信號的產生 PAGERＥF＿Ｔoc248０7030８＼ｈ５HYＰＥRＬＩＮK＼l”_Toｃ２48070309”3.2各種信號實現的ＦPＧＡ設計?ＰAＧEREF_Tｏc24807０３09\ｈ６HＹPＥＲLＩＮK３．2.5AM信號發生器的設計 PＡGEＲEF＿Tｏc２４8070３14\h９HYPERLINK\ｌ”_Toc24８070315"3。2.６ＡSK信號發生器的設計?PＡGＥREF_Toc2480７０315\h1０ＨＹPＥRLＩNＫ\ｌ”_Toｃ24８07０３1６"3.２。7FＳK信號發生器的設計?ＰAGERＥＦ_Toｃ24８070316\h１１HYPEＲＬINK\l"_Toc２480７0３1７”3。２.８PSK與ＤＰＳK信號發生器的設計 ＰAGEREF＿Toc248０703１7\h1１HYPＥRＬINＫ＼l"_Toｃ24８０7０318"3。2。９QPSK與QDPSK信號發生器的設計 PAＧEREＦ_Toc2４8０７０318\h１5ＨYPERＬIＮK＼l”_Toc248070３19"3。３仿真結果及分析 PAGEREF_Ｔoc2480703１9\h19ＨYＰERLINＫ\l＂_Toｃ2480７0３20”3。3.１正弦信號部分 PＡGEＲＥＦ_Tｏc248０7０３２０\h19ＨＹＰERLINK\l”＿Tｏc24807032１"3.3.2FM信號部分?ＰＡGEREF_Tｏc２48070321＼ｈ20ＨYＰERＬINK＼l”_Ｔoc248070322"3。3.3DSB信號部分 ＰAGEREF_Ｔoc２480７0３２2\h20HYPEＲＬIＮK\l”_Ｔoc２48070323＂3。3.４AＭ信號部分?PAGEREF＿Ｔｏc2４８070323\h21HＹPERLＩNＫ\l＂＿Tｏｃ２4８0７03２4＂3.3．5ASK信號部分?PAGEＲEF＿Toｃ２480７032４\h2１HＹＰEＲLＩNK＼ｌ"_Tｏc2４８0703２5”３。3。6ＦＳK信號部分?ＰAGEREF_Ｔoc2480７０3２5\ｈ22ＨYPEＲLINＫ\ｌ"_Tｏc248070326＂3.3.7PSK信號部分?PＡＧEＲEＦ_Toc２4807032６＼h22ＨYPERLＩNK\ｌ"_Ｔoｃ24807０327”3．3.8DPSK信號部分?PAGEＲEＦ_Tｏc24807０３2７\ｈ23HYＰＥRＬＩNK5.1CＩＣ單級濾波器的原理 PＡＧＥRＥＦ＿Toc248070331\ｈ25HYPERLINK\ｌ＂_Ｔｏc２48070332＂5。2CIC低通濾波器的實現及仿真 PAＧＥREF＿Toｃ248０70３32\h286總結 PAGEREF_Ｔoc2４８070333\ｈ29HYPＥＲLINＫ\l"_Toc２４８070３３４"參考文獻：?PAＧＥＲＥＦ＿Ｔｏｃ24８070３34\h３0１引言隨著近年來軟件無線電理論和應用趨于成熟與完善,軟件無線電已經被廣泛地應用于雷達通信及各種軍用和民用的無線通信系統中，而其中軟件無線電射頻處理部分的討論也越來越受到重視。本設計所用到的基帶處理技術——直接數字頻率合(direcｔdigiｔaｌｆreqｕenｃysｙntｈesizｅr,ＤＤS)，是一種新型的頻率合成技術，具有較高的頻率分辨率，可實現快速的頻率切換,并且在頻率變化時能夠保持連續相位,很容易實現頻率、相位和幅度的數控調制.目前各大芯片制造商相繼推出采納先進的CMOＳ工藝生產出的高性能的、多功能的DDＳ芯片川,如AD公司的ＡＤ９85x系列。采納ＦPGA設計的ＤDS,頻率、相位設置更為便利靈敏。筆者著重討論商量了直接數字頻率合成正弦、調頻、調幅,AＳK,FSK，PＳK，QPSＫ，QＤPSK等基帶處理原理,并給出了設計框圖和主要的程序代碼.2

軟件無線電放射機的基本體系結構抱負的軟件無線電是多頻段、多模式、開放式體系結構,其無線功能通過加載軟件來實現，從而供應多種無線電通信業務.軟件無線電放射機是軟件無線電兩大組成部分之一,它的主要功能是把需要放射或傳輸的信息(話音、數據和圖像）經基帶處理（完成諸如FM、AM、FSＫ、ＰSK、MSK、QAM等調制)和上變頻,調制到規定的載頻（中心頻率)fｃ上，通過數／模變換與濾波（目前一般還需加上一級模擬上變頻器）,經過功率放大后送至天線,把電信號轉換為無線電信號，經空間傳播或經其它傳輸介質（如電纜、光纜等)送到接收方的接收機。軟件無線電放射機的基本組成如圖1所示。數字基帶調制數字基帶調制數字上變頻寬帶DA天線或其它放大介質在FPGA中實現CIC低通濾波器圖1軟件無線電放射機的基本組成軟件無線電放射機中的數字基帶調制是以FPGA為平臺，運用ＤDS技術產生的正弦信號為載波進行的調制，是本文著重介紹的部分。之后也以CIＣ濾波器商量了低通濾波器的實現.3基于FPGＡ的數字基帶處理部分3．1基于FＰGA產生各種信號的原理3。１．１正弦信號的產生正弦信號的相位與頻率有如下關系：?兩邊對t取微分，得以差分近似上式,則有可以看到，當肯定時，一個頻率對應一個相位增量，即對應一個相位掌握字（或稱為頻率掌握字）m.從而可得正弦波產生的原理框圖如下：相位控制字相位控制字頻率控制字M相位寄存器∑∑正弦查找表DACLPF相位累加器圖2正弦信號產生原理框圖頻率掌握字掌握合成信號的頻率，波形存儲器中存儲了待合成信號一個周期的幅度離散量化信息,相位全加器和相位寄存器組成相位累加器，其輸出作為波形存儲器的尋址地址。在系統時鐘的同步下,相位累加器的抽出對波形存儲器尋址波形幅度信息被讀出,通過數／模轉換器和低通建波器后,得到所要求的合成信號。合成器的合成頗率由撅率掌握字、相位累加器的位數(模）和系統時鐘的頻率決定假設累加器的位數為N，模為M，則M=２N,系統時鐘的頻率為fc，頻率掌握字為m,則輸出信號的頻率為.其中k的計算將依據實現的信號不同而有所不同。頻率掌握字與輸出信號頻率成正比。由取樣定理，所產生的信號頻率不能超過時鐘頻率的一半,在實際運用中，為了保證信號的輸出質量，輸出頻率不要高于時鐘頻率的33％，以避開混疊或諧波落入有用輸出頻帶內。3．1．2FM信號的產生單一頻率余弦調制的調頻波電壓表示式為相位與頻率的關系為上式兩邊對t取微分，得以差分近似上式，則有式中：為載波頻率；為調制信號頻率；為頻偏。如下圖所示為FＭ信號發生器在ＦPGA中實現的框圖。頻率掌握字A掌握調制信號頻率，B掌握載波的中心頻率．相位累加器如圖5所示，它由加法器和寄存器組成，整個系統中的組合規律都要用流水線結構，也就是把一個大的組合規律分解成若干小的組合規律與寄存器，以此來保證系統速度。總的調制原理就是，用周期變化的調制信號作用于掌握載波頻率的相位累加器Ｂ原本固定的步長,使總的步長產生周期性變化，從而實現載波頻率在中心頻率四周的周期變化，得到FM信號。調制信號頻率控制字調制信號頻率控制字正弦信號發生器1載波頻率控制字數字變換正弦信號發生器2頻偏∑FM波形輸出圖3FM信號產生原理框圖3．1。3ＤSB信號的產生單一頻率余弦調制的抑制載波雙邊帶調幅波（DSB－SC)的信號表示式為所以，DSB—SC的實現可以看作是2個不同頗率的正弦(余弦）信號的直接求和。這兩個不同頻率的正弦信號可以用DDS的方法得到,并且直接將兩者尋址得到的正弦量化幅值直接相加求和可得.其原理實現框圖如下：頻率字加減器頻率字加減器正弦發生器1正弦發生器2正弦加法器正弦值正弦值頻率字之和頻率字之差載波頻率字調制信號頻率字圖４DSB信號產生原理框圖3.1．４AM信號的產生單一頻率余弦調制的一般調幅信號的表達式為對比抑制載波雙邊帶調幅的表達式，易知一般調幅的實現只需在DSB－ＳCDDS實現的基礎上增加一乘法器和一加法器。其原理實現框圖如下:DSB-SC模塊DSB-SC模塊8*8乘法器正弦值加法器正弦發生模塊載波頻率字調制信號頻率字載波頻率字調制系數m控制字圖5AM信號產生原理框圖3。1。5AＳK信號的產生ＡＳK信號就是依據輸入的ｍ序列對載波進行振幅調制.其原理框圖如下：載波信號，由正弦發生器產生載波信號，由正弦發生器產生M序列輸出∑圖６ＡＳK信號產生原理框圖這里商量其特例OＯK信號。即當m序列的當前值為0時，輸出為0；當m序列的當前值為1時，輸出為載波的幅度。相當于數字開關。3.１。6ＦSＫ信號的產生從原理上來講，ＦSK與ASK相像，也是把m序列近似為數字開關。不同的是,ＦSK有兩個載波,當m序列的當前值為0時,輸出為載波1的幅度;當ｍ序列的當前值為1時，輸出為載波２的幅度。若兩者的頻率不同,則實現了移頻鍵控。載波信號1載波信號1M序列輸出∑載波信號2∑抽樣判決圖７FSK信號產生原理框圖3.１.7ＰSK與QPSＫ信號的產生二進制肯定移相鍵控，即依據輸入的m序列的值來判定輸出信號的相位，如當m序列的當前值為0時,輸出載波的相位為0;當m序列的當前值為１時，輸出載波的相位為π。相對于PＳＫ,DPSK的不同之處在于其輸出載波的相位是由m序列的前后相鄰碼元的異或值確定的。而產生的好處是可以盡量降低“倒π”現象的影響。QPSK是PSK的擴展，PSK的相位是二相的，而QPSK為四相。即輸出的信號會有四種不同的相位.其產生的優點是增強了系統的抗干擾能力,降低誤碼率。其實現原理框圖如下:串/并轉換串/并轉換邏輯選相電路輸出四相載波發生器45135225315圖8QＰＳＫ信號產生原理框圖3．2各種信號實現的FＰＧＡ設計3.２.１移位寄存器的設計如果用外部的掌握器來掌握FPＧA，則掌握器與FPGA的連接需要大量的IO端口，為了削減兩者的IO端口的運用，節省端口資源，我設計了移位寄存器，其作用是將外部的串行掌握字轉換為并行掌握字。而在轉換的過程中起轉換時鐘與dclｋ轉換結束信號scｌk皆由外部掌握器供應。其實現VｅrilｏｇＨＤL語言如下：mｏdulｅShiftregister（ｄc，cｌｒ，dｓ,EN，date,Q）;ｉnｐｕtｄｃ,ｃlr,ｄs，EN，date；output［３1：0］Q；ｒeg［31:０］Ｑ；reｇ［31：0］shiｆt_dａte；aｌｗaｙs@（ｐoseｄgedc）//轉換時鐘每來一個上升沿，移位寄存器向左移動一位begiｎｉf(clr=＝1)shiｆt_date=０；//32＇b000000000０000０0０0000０0０00０0０0000;ｅlseif(EN)ｓｈiｆt_ｄatｅ[３1：0］=｛shｉft_date[3０：0]，ｄaｔe}；//當EN=1，正常工作?elsesｈifｔ_date[31:0]=shift_dａte［31：0]；//當EN=0,暫停工作endalｗaｙs＠(poｓedｇeds)//當轉換時鐘的上升沿來時，將轉換結果輸出begｉnQ［31:0］〈=shift＿dａte［31：0]；endenｄmodule３．2.２正弦信號發生器的設計正弦信號發生器主要由頻率字累加器，相位寄存器(累加）,正弦查找表組成,其在FＰGＡ中的原理圖實現如下：圖9正弦信號產生實現框圖各部分的程序如下：①頻率累加器modulｅadd_fcｗ（ｃlr，cｌk,fcw，sｕm);／/此為累加器inｐutclr，cｌk；/／clr清零信號clk時鐘信號ｉnｐｕt［31：０］ｆｃw；//輸入頻率掌握字ouｔｐut[31:０］sｕｍ；ｒeg［31：0］ｓuｍ；alwａｙs@(ｐｏsedｇeｃlｋ) begｉｎ?if(cｌr==０）sum＜＝0；／/清零信號低電平有效，有效時寄存器值清零 elsesｕｍ＜=ｓｕｍ+ｆcｗ；?ｅｎｄeｎdmｏｄｕlｅ②相位寄存器（累加)mｏdulｅaｄｄ_pcw(clr，clｋ，pｃｗ,datａ＿in，address)；//與上面程序不同之處在于有一個截短的過程,好處是削減存儲器的容量,而對精度并沒多大影響inpuｔclr，cｌk;input［9：０］pcw;//輸入相位ｉnｐuｔ［31:0］ｄata＿in；／／頻率累加之和oｕtput[９:０］addrｅｓs；/／輸出查詢正弦查詢表的地址reｇ[9：0]address；wｉrｅ[9：0]data_in＿１0;asｓignｄata＿ｉn_10=ｄata_iｎ[3１:２２］;//對頻率累加器之和進行了截斷，其優點是引入可以忽視的誤差，存儲器地址長度減小，節省了存儲器大量資源always@（posｅdgeｃlk） begｉn?if（clｒ==0）ａdｄreｓs<=０； eｌｓｅadｄｒess＜=dａta＿iｎ＿１０+ｐcw； ｅｎｄenｄmｏｄulｅ③正弦查找表可以用Matlａb生成.保存為文檔格式,然后將文檔改為。coｅ格式。并在最前面加上meｍory_inｉｔialｉzaｔion_rａdix=10；ｍemoｒy＿initiaｌiｚatioｎ＿ｖeｃtor=程序如下：x＝［0：6.2８/１02４:6。28］//取１０24點? ?y＝sin(ｘ）;? ??y=y＊1２8；? ?p=fopｅn(siｎ＿coe，"w”);? ? fwrite（y,１，102４，p)；????ｆclose（p）;3。2。3FM信號發生器的設計FＭ信號發生器主要由正弦信號發生器，數字映射模塊,加法器組成,正弦信號發生器,加法器在上面已經闡述，這里只介紹數值映射模塊.其在FPGA中的原理圖實現如下:圖1０FＭ信號產生實現框圖f_a模塊的程序如下：moduｌｅｆ_ａ（clｋ，ｄａta,pinpｉan，k);inｐutclｋ；//系統時鐘inｐｕｔ[7：0］dａtａ；／/正弦發生器輸出值input［３1:0]ｐｉｎｐｉan；／/FM的頻偏掌握字，可以以此對正弦信號輸出值進行變換,從而實現調制深度的掌握outｐut［31:０]k；//輸出變換值reg[３1:０]k；rｅg［31:0］ｋ_reg；rｅg[７:0]d＿ｌａst;ｉnｉｔｉalbeginｋ_reｇ=０；d_ｌast=０；eｎd ?alｗays＠(poseｄgecｌk) beｇｉｎiｆ(ｄaｔａ〉ｄ_ｌaｓｔ）ｋ_reg〈＝k_rｅg+ｐinpiａn；//將頻偏量化，依據前后值的大小決定是加頻偏還是減頻偏eｌseif（data<d_lａｓt）k＿reｇ〈=ｋ_ｒeｇ－pinpｉan; ?? elｓek<＝ｋ_ｒeg；? ??d_ｌasｔ〈=ｄａta;eｎdendmoduｌｅ3.2.４ＤＳＢ信號發生器的設計DSB信號發生器主要由頻率變換模塊,正弦信號發生模塊,加法器組成,正弦信號發生器,加法器在上面已經闡述，這里只介紹頻率變換模塊。其在FPGA中的原理圖實現如下:圖11DSB信號產生實現框圖頻率變換模塊：moduｌef＿b(ｃlk，ｄsb＿zaibo，dsb_tiａｏｚhi,ｍａｘ,min）；inpｕtclｋ；ｉｎｐut[３1:0］dsb_zaibo，ｄsb＿ｔｉaｏｚhi；／/DSB信號的載波，調制信號頻率的掌握字outｐut[3１：０］max，miｎ;//輸出兩者之和,兩者之差ｒｅg[31:0］mａx,min；alｗays@（pｏsedgｅclk）?begｉn?max=dsｂ＿zaibｏ+dsb_ｔiａoｚhi；/／載波，調制信號頻率之和?min=dsb_zａｉｂo-dsｂ_tiaozhi；/／載波，調制信號頻率之差?eｎｄenｄｍodule３。2.5ＡM信號發生器的設計AM信號發生器主要由上面的DSＢ模塊，正弦信號發生模塊，乘法器，加法器組成，正弦信號發生器,加法器在上面已經闡述,乘法器調用的是FPGA的核,這里不再闡述。其在FＰＧＡ中的原理圖實現如下:圖12AM信號產生實現框圖3.２．６AＳK信號發生器的設計AＳK信號發生器主要由一個正弦信號發生模塊，一個波形選擇器組成，正弦信號發生器在上面已經闡述，這里只介紹波形選擇器模塊。其在FPＧA中的原理圖實現如下：圖13ASK信號產生實現框圖波形選擇器:moｄulｅseｌｅcｔ_ｍ(clk,ＥN，M，SＩNE1，SIＮE2，ouｔｗavｅ）;ｉnpuｔｃlｋ，ＥＮ，M；//Ｍ為輸入的信息序列inｐuｔ［7:0］ＳINＥ1，SＩNE2;//輸入的波形ouｔput[７：0]ｏutwavｅ；／/輸出波形rｅｇ［7:0]ouｔwａve；alwayｓ＠（poｓedgｅclｋ)ｂeginif（EＮ!=0）?ｂegiｎif（Ｍ=＝0)outwａｖe＜=SINE１；//依據M值的不同，選擇不同的波形輸出ｅlsｅouｔwave〈=SINE2；?ｅnｄｅlseoｕtwave<=０；endendmoduｌe3。２．7FSK信號發生器的設計FSK信號發生器主要由兩個正弦信號發生模塊，一個波形選擇器組成,相對于ＡＳＫ只不過多了一個載波，所用模塊相同.其在FＰGＡ中的原理圖實現如下：圖1４FSK信號產生實現框圖3。2。8ＰSK與DPSK信號發生器的設計PSＫ與QPSK其與ASＫ，FSK的不同之處在于前者變化的是相位,后者變化的是頻率。兩者所用的模塊基本相同,原理圖可參考上面部分。其格外之處的簡略程序如下:①ＰSK模塊:moｄｕlepsk(cｌk,ｃｌｒ，fcｗ，anｇｌe,M,EＮ,psk_ｏｕtpｕt)；iｎpuｔ［31:0]ｆｃw;/／載波頻率inｐut［9：０]ａｎgｌｅ；//載波相位inputcｌｋ，clr;inputM，ＥN;//Ｍ為輸入的序列ｏutput[7:0]pｓk_output;//輸出波形reg[7:0］psｋ＿outｐut;wire[7：0]ｐｓk_zaibo；ｍyddsdds＿aｓk(.gｃlｏck（cｌk)，?.clr（clr),。ｆcw（ｆcw)，.pcw（angle)，。ｏutpｕtｗavｅ(psk_zaibo））;/／正弦發生模塊,產生載波ａｌwａys@（ｐｏseｄｇeclk）begiｎif（ＥN！=0)?bｅgiｎif(M==0)psk_output〈＝~psk_zaibo;//M=０時相位為１80elｓepsｋ＿outpｕt＜=psｋ_zaiｂｏ;／／M＝１時相位為0 endｅlｓｅpｓk＿ouｔpｕt＜=0;endｅnｄmｏdule②DPSK模塊：方式一modｕledpsｋ（clｋ,clr,ｆcw，angle，ＥN,ｄpｓｋ_ｏｕtput,a，M）;iｎput[31:0]fcw；//載波頻率掌握字inｐｕt［9:０］anglｅ;／/載波相位掌握字ｉnpｕtcｌk,clr；／/系統時鐘，清零信號ｉnputEN;／/系統使能信號ｏｕtput［７:0]ｄpsk_oｕtput;／/輸出波形ouｔputa,M;//輸出產生的Ｍ序列與輸出波形相對比reg［7:0]dｐｓk＿ｏutpuｔ；wirｅ［7:０]dpsk_zaibo；rega；iniｔｉal//初始化模塊beｇｉnａ=０;/／a存放Ｍ序列上一碼元的值enｄm1m１( 。ｇcloｃk(clk),?。EN（EN）， 。Ｍ＿code（Ｍ），?。clｋ(clｋ_M）);／／產生M序列ｍyddｓdｄs_ａｓk(。gcｌock（clk)，?.clr（ｃlr),.ｆｃw（fcw),．pcw(ａngle），。outｐutｗａve（dpsk＿zａibｏ））；/／正弦發生模塊，產生載波 alwａys＠(posedgeｃlｋ)beginｉｆ（EN!=0)?ｂｅgin ?iｆ（M＝=a）dｐsk_ｏuｔput<=～ｄpｓk_zaibo;/／當前后碼元相同時輸出波形相位為１８0? else??bｅｇiｎ dpｓk_ouｔｐｕt＜＝dｐsk＿ｚaibo;/／當前后碼元不同時輸出波形相位為0??end?endelsedpsk_ｏutput〈=0;//當系統沒使能時，輸出為0endalｗａys@(posedgecｌｋ_Ｍ)//依據M序列的同步時鐘，來存儲M序列當前的值，以便與Ｍ序列下一值相比較bｅgiｎa＝M;enｄeｎｄmoduｌe③DPSＫ1模塊：方式二modｕleＤPSＫ1（clｋ，clr,aｎgle，DPSK_zaｉbo，EＮ,DＰSK_ｏut，M)；ｉnｐutcｌk，EＮ，clr；ｉｎpｕt［3１：0]DPSK_zaibo;//載波頻率掌握字inpuｔ［9：0］aｎgｌe；//載波相位掌握字outｐut[7：０]DPＳK_ｏuｔ；outputM；ｒｅｇ[７:0］ＤPSK_ouｔ；ｒeｇ［9:０]aｄdｒｅｓs１，aｄdreｓs２；reg[9:０］ａdｄresｓ3，addrｅss4;wｉｒe[9：0］addrｅss；reg［9:０］dpsｋ_zaiｂo１;wiｒe[7：0]ＤPSK＿out1;wire［31:0］data_in；ｒega；iniｔｉaｌ//初始化地址begiｎａdｄresｓ1=０;addｒess2=0;addｒess2[9］=１;a=0；ｅnｄｍ１m１( 。ｇｃloｃk(clｋ), .ＥN（EＮ）， ．M_ｃｏde（M）,?。clk(ｃｌk_Ｍ））;／／產生Ｍ序列 ａｄd＿fcwadd_fcw（?。clｒ(clｒ）， 。ｃlk(clk），?.fｃw(DPＳK_zaibo），?.suｍ（datａ_in) ）；/／頻率掌握字累加?aｄｄ_pcwａdd＿pcw（ 。clr（cｌｒ）， ．ｃｌk（clk）,?.ｐcｗ(ａｎｇle），?.data_ｉn（daｔａ＿ｉｎ）， .addｒｅss(address） )； ／/與相位掌握字相加ａlways@(ｐosedｇeclk)//依據前后碼元的異同來修正查詢地址ｂｅgin?if（EN！＝０） bｅgｉｎ???ａddｒeｓs3＝aｄｄress１+addｒeｓs；???address４=ａddress２+addrｅsｓ；? iｆ(M＝=a)dｐsk＿ｚaibｏ1<=addrｅss3；//前后碼元相同時，相位為0???else ?begin??? dｐsk＿zaibo1<=addreｓs４；;/／前后碼元不同時,相位為180 ?? eｎd? end ｅlsedpsk_zａibo1〈=0;endsiｎｒomsｉnrom(?。a(dｐsk_zａiｂo１），／/Ｂus［9：０］ 。clｋ（clｋ),?。qspo(DPSK_ｏut1））;//Bus［７：0]//查詢正弦查詢表?always＠(posedgeｃlk＿M)／依據M序列的同步時鐘，來存儲M序列當前的值,以便與M序列下一值相比較beｇｉna=M;eｎdalwａys＠（pｏsedgｅcｌk）beginDPSK＿ｏut=DＰSK_ouｔ1；endenｄmoｄｕle比較PSK與DPSK，DＰＳＫ1模塊可以發現,相對于ＰSＫ，DＰSK的不同之處在于其輸出載波的相位是由m序列的前后相鄰碼元的異或值確定的.故在DPＳK中多了將前后碼元比較的部分。而DPSK與DPSK1之間的區分是,前者是產生載波后在進行相位處理,后者是把相位變化融入正弦查找表的查找地址中，然后產生正弦波.前者應用范圍較小,只適合0和１8０相位，而后者適用于任意相位的變化.故在下面的QPSＫ，QDPSK應用了此種方法.3．2.9ＱPSＫ與QDＰSＫ信號發生器的設計QPSK與QＤPSK其與PSK，DＰSK的不同之處在于有四種相位來表達信息。故多了一個串并轉換模塊，而ＱDPＳK相對于ＱＰSＫ則有多了一個異或的過程，即將前兩個碼元與相鄰的后兩個碼元相異或，由異或值確定輸出波形的相位。其簡略程序如下：①QＰSK模塊:ｍodulｅQPSK(clｋ，clr，QPSK＿ｚaibｏ，aｎgle,EN,QPＳＫ_out,M）;ｉｎputclk,clr,ＥN;inｐut[31:０]ＱPSK_zaｉbｏ;/／載波頻率掌握字iｎput[9：０]angle;//載波相位掌握字output[7:0］QPSK_out；oｕtputM;rｅg［7:0］QPSK_out；wｉre［7:0］QPSＫ＿ouｔ2；reg［9：0]addreｓs１，addｒess2，adｄrｅss3，addreｓｓ4，ＱPＳK_out1；ｒeg［9：０]ａｄdress5,adｄresｓ6，ａddrｅｓs7,address8;ｒeｇ[1：0]A;ｒegｂ;wire[31：０］ｄata_in;wire[9：0］address;regcounter；iniｔｉal/／初始化地址beginａddress1=０；addresｓ2=0；ａddreｓs3=０；address4=0;address１=０；ａdｄresｓ2[8］=１;adｄreｓs3［9]=1;ａdｄｒess４［８］=1;adｄrｅss4［9］＝1;ｃｏｕntｅr=0;enｄ ?ｍ1m１(?.gcｌｏck(ｃlｋ）， ．ＥＮ（EN），?．M_cｏdｅ（M),?。clｋ（ｃlｋ_Ｍ)）;；/／產生M序列 add_fcｗadｄ＿fｃw（?．clr(clｒ）, .clk(ｃlk)， 。fcw（ＱPSK_zaｉbo）,?。sum（data_iｎ)?);//頻率掌握字累加?adｄ_pcwadd_pcw（?．clｒ(clr)，?.clk(clk），?.pcw(aｎgｌe）, 。datａ＿in（ｄata_in）,?.addｒｅss（adｄreｓs） )；?//與相位掌握字相加always＠(pｏｓｅdgｅclｋ_M）//進行串并轉換,并存儲上兩個碼元的值bｅｇｉncounteｒ〈＝ｃoｕｎter+1;if（couｎter==0)b=M；//當ｃountｅr為0時存儲第一個碼元的值//aｌwａys@（negedｇecｌk＿Ｍ)elseｉｆ（coｕnteｒ＝=１）? bｅgin Ａ[１］=M；A［0]=b;ｃounｔer<=0；當cｏunｔer為１時存儲其次個碼元的值，并對比較值進行更新，即每兩個碼元進行一次更新? endendａlwayｓ＠（posedｇｅclk)beｇin?ｉf（EN！＝0） ?begｉn address5=ａｄｄｒｅss1+addresｓ; ?addreｓs6=addｒess2+address;? address7=addresｓ3+addｒess; ?ａｄdress８=aｄdress4＋aｄdresｓ；??casｅ（Ａ)//依據前后碼元的組合分別給予四種相位中的一種??２'b00：?QPＳK_out1<＝ａddress５; 2’ｂ０1：?QPSK_oｕｔ1＜=addrｅss6;? 2＇b10：?QPSK_out1<=aｄdress7;? ２'b１1: ＱPSK＿ｏut１<=aｄdress8；? ｅｎdcase ?enｄ?elseＱPSＫ_ｏut1<=0；endsinromsinｒoｍ(?.a（QPSK_ｏuｔ１）,//Ｂus[9:0] 。ｃlk(cｌk),?。qspo（QPSK_oｕｔ2)）;//Buｓ[7:0]//查詢正弦查詢表ａlｗayｓ＠（pｏｓｅｄgeclｋ）ｂeginＱPＳＫ＿out=ＱPＳＫ_ｏｕt2;endendmoｄulｅ②QDPSK模塊：moduｌeQDPＳＫ(ｃlｋ，clr，QDPSK_zａibo,angle,ＥＮ,QＤPSK_out，M);ｉnｐuｔclｋ，clｒ,ＥN;inpuｔ［31：0］QDPＳK_ｚａiｂｏ;//載波頻率掌握字iｎput［9:０]ａnglｅ;//載波相位掌握字output［7：0]QDPSK_ｏｕt;oｕｔputＭ;reg［7:0]QＤＰSK_out；wire[7：0］QDＰＳK_out２；reg［９：0］ａddress1,aｄdreｓs2，ａddress3，ａｄdｒess4，ＱDPSK_out1;ｒeg[9：0］aｄdress5，address6，ａｄdreｓs7,ａｄdrｅss8；wirｅ［3１:０］dａtａ_iｎ；ｗirｅ[9：0］ａｄdreｓs;ｒegcouｎteｒ；reg［１：０］Ａ,Ｂ，Ｃ;iｎitial/／初始化查詢地址ｂeginａddress１=0；adｄresｓ２=0；addrｅss3＝0；address4＝0；address１=0；adｄｒess２［8］＝1;aｄdrｅss3［9］=1;ａdｄｒesｓ４[８］=1;ａddress4［９]＝1；ｃounter=0；A=０；end?? m1ｍ1（ .ｇcｌｏcｋ(ｃlｋ）， 。EN(EＮ）， 。M＿code(M),?.clk（cｌk_M）);/／產生M序列?add_fcwａdd_fcｗ(?.ｃｌr(clｒ）,?．ｃｌk（cｌk），?．ｆｃw（QDＰＳK_zaibｏ）, .sｕm（ｄａtａ_in)?）;/／頻率掌握字累加?add_pｃwadd_pcw（?.clr(clｒ),?.clk（clk）,?。ｐｃw（aｎgle)，?.data_ｉn(daｔa_in)，?．adｄress(ａdｄｒｅsｓ）?)；?//與相位掌握字相加ａｌｗays＠(ｐosedgｅｃｌk_M）/／進行串并轉換，并存儲上兩個碼元的值beｇiｎcouｎｔｅr〈=couｎter+1；ｉf(coｕｎter=＝0)C［0］=M;/當counteｒ為0時存儲第一個碼元的值elｓｅif（counteｒ==1)ｂeginC[1］＝M；當countｅr為1時存儲其次個碼元的值,并對比較值進行更新，即每兩個碼元進行一次更新。并將前后碼元進行異或得到相位的表示組合，在后面與條件選擇語句相比較，從而取得不同的查詢地址。B［１]=A［１］＾C[1］;Ｂ［０]=Ａ［0］^C［0］;//前后碼元相異或ｃounｔeｒ<＝0;A=Ｃ；endendａlｗays@（posedgeclk）begiｎ if（EＮ！=0）? begin??adｄress５＝addｒess1＋addrｅss; addreｓs6=addｒeｓs2＋aｄｄｒeｓs;? adｄrｅｓs７=adｄress３+aｄdrｅss;? addｒeｓs8=addｒess４+aｄｄrｅss；? case(B） ?2’b00:QDＰSＫ＿out１〈=ａｄdｒeｓｓ５； 2’b01：QDPSK_out1<＝adｄress６； 2’b10：ＱDＰSＫ_out1<=addrｅｓｓ7; 2’b11：QDＰSK_ｏut１<=addｒesｓ8；???endｃaｓe? end elsｅQＤPSＫ_ouｔ１＜=0；eｎdsinromｓinｒｏm（?。a(ＱDＰＳK_out1）,//Bus［9：0］ ．clk(clk)， .ｑｓpo（QDPSＫ＿out2）)；//Bｕs[７：0］alｗays＠（poｓedgeclk)beｇｉnQDPSK_ouｔ=QDＰSＫ＿ｏuｔ２;endeｎdmoｄｕle3。3仿真結果及分析3.3．１正弦信號部分設置正弦信號的頻率為１k,相位分別為0，22５，３1５；實測頻率為1ｋ，相位差為２25,315;圖1５正弦信號仿真實例之一由上可知，該正弦發生器可以實現相位的任意設置,頻率在0～１MHz之間誤差可以忽視，達到了一般信號的要求。3．3.2FM信號部分調制信號頻率為500Hz;載波頻率為１0KHz.圖16ＦM信號仿真實例之一由上可知,該FM信號發生器載波，調制信號頻率可以在1M以下設置，這里實現的是載波頻率為10ＫＨｚ，調制信號的頻率在１00～１KHZ之間,達到了一般信號的要求。３.３。３DＳB信號部分載波頻率為30KＨＺ,調制信號的頻率為1KHｚ。圖17ＤSB信號仿真實例之一由上可知，該DSB信號發生器載波，調制信號頻率可以在1M以下設置,這里實現的是載波頻率為30KHｚ，調制信號的頻率在10０～1KＨZ之間，達到了一般信號的要求。3。3．4AM信號部分載波頻率為30KHZ，調制信號的頻率為1ＫHz。調制系數m=0．5.圖1８AＭ信號仿真實例之一由上可知,該AM信號發生器載波,調制信號頻率可以在1M以下設置，這里實現的是載波頻率為3０KHz,調制信號的頻率在１００～１KＨZ之間，調制系數在０~1之間可變的信號,達到了一般信號的要求.3。3．5ASK信號部分輸入序列為:0101,載波頻率為1MHz圖19ＡSＫ信號仿真實例之一由上可知，該ASＫ信號發生器載波可以在1M以下設置，這里實現的是載波頻率為１MHｚ，輸入序列任意可變,達到了一般信號的要求。３．3。6ＦSK信號部分輸入序列為:010１，載波頻率分別為1０0KHz，1ＭHz圖20FSK信號仿真實例之一由上可知,該FSＫ信號發生器兩個載波可以在1M以下設置，這里實現的是載波頻率分別為1ＭHｚ，100KＨＺ,輸入序列任意可變，達到了一般信號要求。3.３.７PＳK信號部分輸入序列為：010010１1，載波頻率分別為1MHz。圖21PSＫ信號仿真實例之一由上可知,該PSK信號發生器載波可以在1M以下設置,這里實現的是載波頻率為1MＨｚ，輸入序列任意可變,當M值為1時相位為0，為０時相位為18０。達到了一般信號的要求.3。３．8DPSK信號部分輸入序列為1０010010，序列速率為5kbps。載波頻率為１0KＨｚ.圖22ＤPSK（方式一）信號仿真實例之一輸入序列為1001０01０,序列速率為5kbpｓ。載波頻率為１0KHZ。圖23DＰSK(方式二)信號仿真實例之一分析上面的方式一和方式二,兩者載波可以在1M以下設置，序列速率小于載波頻率即可.而兩種方式產生的波形大致相同，不同之處只不過是代表相同碼元的相位不同。從上面的圖可以看出不同的碼元對應的不同相位.總的來說，兩者都實現了DPＳK這一調制功能.3.3.9QPＳK與ＱDPSＫ信號部分輸入序列為０1001011,序列速率為5kbps。載波頻率為10KHZ。圖２４QPSK信號仿真實例之一由上可知，01的相位為9０；00的相位為0;10的相位為18０；1１的相位為270。即四種不同的相位表示了四種不同的碼元組合，實現了QPSK調制。輸入序列為１0０101０0，序列速率為5kbpｓ。載波頻率為10KHZ。圖2５QDPSＫ信號仿真實例之一由上可知,１０與０1相異或為11，其相位為270;０1與01相異或為０0，其相位為90；01與0０相異或為0１，其相位為１80；0０與10相異或為１0,其相位為0；即四種不同的相位表示了四種不同的碼元組合,該碼元組合由前兩碼元與后兩碼元相異或而得，可見實現了QDＰSK調制。４數字上變頻數字上變頻器（DigitalUpＣｏｎverter，簡稱：DUＣ）通過對數字信號的處理,將基帶信號的頻譜，搬移到肯定頻率的中頻四周，放射機從DUＣ子系統獲得中頻信號后，經過數模轉換器將數字信號變為中頻模擬信號，然后再將模擬中頻信號經過濾波器濾波之后濾除在處理過程中產生的全部噪聲(干擾抑制），送入射頻放大器將信號放大到要求的放射電平，最后將信號饋送到天線，完成整個放射過程。其中，ＤUC的結構如圖26所示圖2６數字上變頻原理框圖從上圖可以看出，數字上變頻器的基本單元包括采樣率變換單元、乘法器和數控振蕩器(ＮumerｉcaｌlyControlledOsiallator，簡稱ＮＣO），采樣率變換單元實現數據速率的變換,數控振蕩器產生數字本振信號.這種電路簡化了很多,但是提高了對數字信號處理器的要求,要實現高性能的數控振蕩器也需要投入很大的精力與資源，數字信號處理器的成本也必將會增加。實際上數字上變頻的實現與信號的ＦM調制相像，都是進行頻譜搬移，其中ＦPGA中的實現可以參考FM調制，這里不再贅述。5CIC低通濾波器5．1CIＣ單級濾波器的原理積分梳狀（ＣasｃadｅInteｇraｔorComb，ＣIC)濾波器又稱為簡潔整系數梳狀濾波器，是在高速抽取或插值系統中格外在效的單元。它結構簡潔,處理速度高，最大優點是不需要進行乘法運算，可以對高速數據流進行低通濾波和抽取因子不是2的冪次倍的抽取處理。它常用在多級抽取的第一級。設抽取因子為Ｄ,則單級CIC濾波器具有如下特性：(1）式中，Ｄ即是CIC濾波器的階數（等于濾波器的抽取因子）。單級CIＣ濾波器的傳遞函數為：