面向綜合的設(shè)計(jì)第十章VerilogHDL實(shí)用教程普通高等教育EDA技術(shù)教材01可綜合的設(shè)計(jì)可綜合的設(shè)計(jì)本章討論可綜合的設(shè)計(jì)，以加法器、乘法器、存儲(chǔ)器等常用數(shù)字部件的設(shè)計(jì)為例，給出實(shí)現(xiàn)方法，并采用屬性語(yǔ)句控制其特性。本章還討論設(shè)計(jì)的優(yōu)化，包括資源耗用的優(yōu)化、速度和功耗的優(yōu)化，以使設(shè)計(jì)盡量做到省面積、高速度和低功耗。可綜合是指設(shè)計(jì)代碼能轉(zhuǎn)化為電路網(wǎng)表(netlist)結(jié)構(gòu)在用FPGA器件實(shí)現(xiàn)的設(shè)計(jì)中綜合就是將VerilogHDL描述的行為級(jí)或功能級(jí)電路模型轉(zhuǎn)化為RTL級(jí)功塊或門級(jí)電路網(wǎng)表的過(guò)程。可綜合的設(shè)計(jì)RTL級(jí)綜合后得到由功能模塊(如觸發(fā)器、加法器數(shù)據(jù)選擇器等)構(gòu)成的電路結(jié)構(gòu)，邏輯優(yōu)化器以用戶設(shè)定的面積和定時(shí)約束(Constraint)為目標(biāo)優(yōu)化電路網(wǎng)表，針對(duì)目標(biāo)工藝產(chǎn)生優(yōu)化后的電路門級(jí)網(wǎng)表結(jié)構(gòu)。VerilogHDL中沒(méi)有專門的觸發(fā)器和寄存器元件，因此，不同的綜合器提供不同的機(jī)制來(lái)實(shí)現(xiàn)觸發(fā)器和寄存器，不同的綜合器有自己獨(dú)特的電路建模方式。VerilogHDL的基本元素和硬件電路的基本元件之間存在對(duì)應(yīng)關(guān)系，綜合器使用某種映射機(jī)制或構(gòu)造機(jī)制將VerilogHDL元素轉(zhuǎn)變?yōu)榫唧w的硬件電路元件。可綜合的設(shè)計(jì)在進(jìn)行可綜合的電路設(shè)計(jì)時(shí)，應(yīng)注意以下幾點(diǎn)。盡可能采用同步方式設(shè)計(jì)電路。可混合采用行為級(jí)建模、數(shù)據(jù)流建模和結(jié)構(gòu)建模等方式來(lái)實(shí)現(xiàn)設(shè)計(jì)。不使用循環(huán)次數(shù)不確定的循環(huán)語(yǔ)句，如forever、while等。設(shè)計(jì)中的延時(shí)信息會(huì)被忽略。組合邏輯實(shí)現(xiàn)的電路和時(shí)序邏輯實(shí)現(xiàn)的電路應(yīng)盡量分配到不同的always過(guò)程中。一個(gè)always過(guò)程中只允許描述對(duì)應(yīng)于一個(gè)時(shí)鐘信號(hào)的同步時(shí)序邏輯。多個(gè)always過(guò)程之間可通過(guò)信號(hào)線進(jìn)行通信和協(xié)調(diào)。為了達(dá)到多個(gè)過(guò)程協(xié)調(diào)運(yùn)行，可設(shè)置一些握手信號(hào)，在過(guò)程中檢測(cè)這些握手信號(hào)的狀態(tài)，以決定是否進(jìn)行操作。可綜合的設(shè)計(jì)可綜合的設(shè)計(jì)02加法器設(shè)計(jì)加法器設(shè)計(jì)行波進(jìn)位加法器1加法器設(shè)計(jì)行波進(jìn)位加法器1加法器設(shè)計(jì)行波進(jìn)位加法器1加法器設(shè)計(jì)超前進(jìn)位加法器2加法器設(shè)計(jì)超前進(jìn)位加法器2加法器設(shè)計(jì)超前進(jìn)位加法器203乘法器設(shè)計(jì)乘法器設(shè)計(jì)用乘法操作符實(shí)現(xiàn)1乘法器設(shè)計(jì)用乘法操作符實(shí)現(xiàn)1乘法器設(shè)計(jì)布斯乘法器2乘法器設(shè)計(jì)布斯乘法器2乘法器設(shè)計(jì)查找表乘法器3乘法器設(shè)計(jì)查找表乘法器3乘法器設(shè)計(jì)查找表乘法器304有符號(hào)數(shù)的運(yùn)算有符號(hào)數(shù)的運(yùn)算本節(jié)對(duì)有符號(hào)數(shù)、無(wú)符號(hào)數(shù)之間的運(yùn)算(包括加法、乘法、移位、絕對(duì)值、數(shù)值轉(zhuǎn)換等)進(jìn)行進(jìn)一步的討論。1.有符號(hào)數(shù)的加法運(yùn)算兩個(gè)操作數(shù)在進(jìn)行算術(shù)運(yùn)算時(shí)，只有兩個(gè)操作數(shù)都定義為有符號(hào)數(shù)，結(jié)果才是有符號(hào)數(shù)。如下幾種情況，均按照無(wú)符號(hào)數(shù)處理，其結(jié)果也是無(wú)符號(hào)數(shù):操作數(shù)均為無(wú)符號(hào)數(shù)，或者操作數(shù)中有無(wú)符號(hào)數(shù);操作數(shù)(包括有符號(hào)數(shù)和無(wú)符號(hào)數(shù))使用了位選和段選;操作數(shù)使用了并置操作符。要實(shí)現(xiàn)有符號(hào)數(shù)運(yùn)算，要么在定義wire型或reg型變量時(shí)加上signed關(guān)鍵字，將其定義為有符號(hào)數(shù):要么使用Ssigned系統(tǒng)函數(shù)將無(wú)符號(hào)數(shù)轉(zhuǎn)換為有符號(hào)數(shù)再進(jìn)行運(yùn)算。有符號(hào)數(shù)的運(yùn)算有符號(hào)數(shù)的運(yùn)算有符號(hào)數(shù)的運(yùn)算05ROM儲(chǔ)存器ROM儲(chǔ)存器用數(shù)組例化儲(chǔ)存器1ROM儲(chǔ)存器用數(shù)組例化儲(chǔ)存器1ROM儲(chǔ)存器例化lpm-rom實(shí)現(xiàn)儲(chǔ)存器206RAM儲(chǔ)存器RAM儲(chǔ)存器單口RAM1RAM儲(chǔ)存器單口RAM1RAM儲(chǔ)存器單口RAM1RAM儲(chǔ)存器雙口RAM2RAM儲(chǔ)存器雙口RAM207流水線設(shè)計(jì)流水線設(shè)計(jì)流