數字電路復習題（選擇、填空、判斷）第一章數制與碼制選擇題1.與十進制數（53）10等值的數為（A）A.(100111)2B.(110101)2C.(25)16D.(33)162.十進制數25用8421BCD碼表達為（B）A.10101B.00100101C.11001D.101010003.在下列一組數中，最大數是（C）A.(258)10B.()2C.(103)16D.()8421BCD4.十----二進制轉換：（25.7）10＝（C）2A.11011.1011B.11001.1001C.11001.1011D.11011.10015.將十進制數35表達為8421BCD碼是（C）A.100011B.100011C.110101D.11010006.將二進制數11001.01轉換為十進制數是（B）A.20.25B.25.25C.25.2D.25.17.十——二進制轉換：（117）10＝（A）2A.1110101B.1110110C.1100101D.110101判斷題1.數字信號是離散信號，模擬信號是持續信號。（√）2.格雷碼具有任何相鄰碼只有一位碼元不一樣的特性。（√）3.8421碼又稱BCD碼，是十進制代碼中最常用的一種。8421碼屬于恒權碼。（√）4.直接對模擬量進行處理的電子線路稱為數字電路。（X）填空題1.自然界物理量按其變化規律的特點可分為兩類，為模擬量和數字量。2.數字信號的特點是在時間上和數量上都是離散變化的。3.(167)10=（10100111）2=（）8421BCD。4.(193)10=（C1）16=（）8421BCD。5.二進制數01011001對應的十六進制數（59）16，表達十進制數是89。6.BCD余3碼對應的十進制數526，表到達BCD8421碼是。7.（101101）2=（45）10=（01000101）8421BCD。第二章邏輯代數基礎選擇題1.在何種輸入狀況下，“或非”運算的成果是邏輯1。（C）A.所有輸入是1B.任一輸入是1C.所有輸入是0D.僅一輸入是02.在何種輸入狀況下，“與非”運算的成果是邏輯0。（C）A.所有輸入是0B.任一輸入是0C.所有輸入是1D.僅一輸入是03.邏輯代數中，基本邏輯運算是（B）A.異或、同或B.與、或、非C.加減乘除D.與非、或非、與或非4.邏輯代數中，基本邏輯運算是（B）A.與非、或非、與或非B.與、或、非C.互換律、分派律、結合律5.下面邏輯式中，對的的是（B）A.A⊕B=AB+A′B′B.A+AB=AC.(A+B)′=A′+B′D.A+1=A6.下面邏輯式中，對的的是（B）A.A⊕B=AB+A′B′B.(A+B+C)′=A′B′C′C.(ABC)′=A′B′C′D.A+BC=A7.下面邏輯式中，不對的的是（C）A.(A⊕B)′=AB+A′B′B.A+BC=(A+B)(A+C)C.(ABC)′=A′B′C′D.(A+B+C)′=A′B′C′8.有關最簡與或式描述對的的是（B）A.和原則與或式是同一種概念B.體現式中乘積項至少,且每個乘積項的變量個數至少C.和最小項之和體現式是同一種概念D.每個函數的最簡與或式都是唯一的9.最簡與或式的原則是（C）A.體現式中乘積項最多,且每個乘積項的變量個數最多B.體現式中乘積項至少,且每個乘積項的變量個數最多C.體現式中乘積項至少,且每個乘積項的變量個數至少D.體現式中乘積項最多,且每個乘積項的變量個數最多10.下列最小項中哪一項不是ABC′D的相鄰項（C）A.ABCDB.A′BC′DC.AB′CD′D.ABC′D′11.邏輯項ABC′D的相鄰項是（A）A.ABCDB.A′BCDC.AB′CD′D.ABCD′12.根據A(B+C)=AB+AC，可得A+BC=(A+B)(A+C)，其中使用了（D）A.德.摩根定理B.代入定理C.反演定理D.對偶定理13.根據A+AB=A，可得A+ABCD=A，其中使用了（A）A.代入定理B.反演定理C.對偶定理D.德.摩根定理14.（C）是分析和設計數字電路的重要工具，運用它可以把實際問題抽象為邏輯函數來描述，來處理邏輯電路的設計和分析問題。A.卡諾圖B.算術代數C.邏輯代數D.組合邏輯15.邏輯函數中的最小項，（B）。A.任何兩個不一樣的最小項乘積為1。B.所有最小項的“和”等于1。C.所有最小項的乘積為1。D.任何兩個不一樣的最小項的“和”為0。16.卡諾圖是運用基本公式（A）實現多變量函數化簡A.AB+AB′=AB.(A+B)′=A′·B′C.A+A′=1D.A+B=B+A17.（A）是運用基本公式AB+AB’=A實現多變量函數化簡A.卡諾圖B.邏輯圖C.狀態轉換圖D.電路圖18.如圖所示，函數Y=AB+AB′C+A′BC的卡諾圖化簡法表達對的的是………(C)A.(a)對的B.(b)對的C.(c)對的D.(d)對的19.如圖所示，函數Y=BC+AB′C+ABC′的卡諾圖化簡法表達對的的是……(C)A.(a)對的B.(b)對的C.(c)對的D.(d)對的判斷題1.數字電路中用“1”和“0”分別表達兩種狀態,兩者無大小之分。（√）2.AB+BC+AC可化簡為AB+BC。（X）3.B+A′C+A(BC)′可化簡為A+B+C。（√）4.A+1=A（X）5.四個“與非”門可構成一種“異或”門（X）6.條件A′BC=0且ABC=0可以寫成A′BC+ABC=0（√）7.A′B′C+A′BC=A′C（√）8.由于邏輯體現式A+B+AB=A+B成立，因此AB=0成立。（X）9.異或函數與同或函數在邏輯上互為對偶函數。（√）填空題1.邏輯函數式Y=A（B+C）·1的對偶式是A+BC+0.2.運用反演定理，已知Y=A（B+C）,求反函數Y′=A′+B′C′.3.（A+B+C）′=∑m(0)=∏M(1,2,3,4,5,6,7)。第三章門電路選擇題1.場效應管包括三極，分別是…………（B）。A.發射極、基極、集電極B.源極、漏極、柵極C.截止區、飽和區、放大區2.晶體三極管包括三極，分別是…………（A）。A.發射極、基極、集電極B.源極、漏極、柵極C.截止區、飽和區、放大區3.TTL電路在正邏輯系統中，如下多種輸入中相稱于輸入邏輯“1”………（A）。A.懸空B.通過電阻50Ω接地C.通過電阻510Ω接地D.接地4.TTL電路在正邏輯系統中，如下多種輸入中相稱于輸入邏輯“0”的是……(D)A.懸空B.通過電阻2.7kΩ接電源C.通過電阻2.7kΩ接地D.通過電阻510Ω接地5.CMOS集成電路比TTL集成電路具有（B）特點，是目前應用廣泛的集成電路之一。A.功耗高B.電壓控制、功耗低C.集成度大6.數字器件是運用半導體的（B），按其工藝構造不一樣分為TTL器件和CMOS器件。A.飽和區B.開關特性C.放大區D.截止區7.74系列TTL電路如下圖所示，則圖中的輸出狀態Y為……（A）A.高電平B.低電平C.高阻態8.如圖所示，該電路圖是一種………(B)A.反相器B.傳播門C.漏極開路門D.三態門判斷題1.半導體二極管具有單向導電性（√）填空題1.漏極開路門的英文縮寫為OD門，集電極開路門的英文縮寫為OC門2.數字集成電路中，TTL集成電路采用雙極型三極管作為開關器件；CMOS集成電路采用MOS管作為開關器件。3.門電路的輸入、輸出高電平賦值為1，低電平賦值為0，這種關系稱為正邏輯關系。4.門電路的輸入、輸出高電平賦值為0，低電平賦值為1，這種關系稱為負邏輯關系。5.三極管可工作在截止區、放大區和飽和區。第四章組合邏輯電路選擇題1.全加器是指…………(B)。A.兩個同位的二進制相加B.兩個同位的二進制數及來自低位的進位三者相加C.兩個同位的二進制相與2.半加器是指…………(B)。A.兩個同位的二進制相與B.兩個同位的二進制相加C.兩個同位的二進制數及來自低位的進位三者相加3.用四選一數據選擇器實現函數Y=A1A0+A1′A0，則………（D）。A.D0=D1=1，D2=D3=0B.D0=D2=1，D1=D3=0C.D0=D1=0，D2=D3=1D.D0=D2=0，D1=D3=14.組合邏輯電路和時序邏輯電路的最大區別是……………（D）。A.電路中晶體管的工作狀態B.電路所處理的信號C.構成電路的半導體器件D.電路與否有記憶能力5.組合邏輯電路和時序邏輯電路比較，其差異在于后者………………（B）。A.有時鐘信號B.包括存儲電路C.輸出只與當時輸入有關D.輸出與當時輸入無關6.組合電路中，消除競爭冒險的常用措施有………………(D)。A.引入封鎖脈沖，引入選通脈沖B.接入濾波電容C.修改邏輯設計增長冗余項D.A,B和C都是7.組合電路的分析是指……………（C）。A.已知邏輯規定，求解邏輯圖的過程B.已知函數體現式，求解邏輯圖的過程C.已知邏輯圖，求解邏輯功能的過程8.十六路數據選擇器，其地址輸入(選擇控制輸入)端有（）個………（B）。A.8B.4C.16D.29.四路數據選擇器，其地址輸入(選擇控制輸入)端有（）個…………（B）A.1B.2C.3D.410.屬于組合邏輯電路的部件是………………(A)A.譯碼器B.寄存器C.觸發器D.計數器11.在下列邏輯電路中，不是組合邏輯電路的是…………（C）A.編碼器B.加法器C.寄存器D.譯碼器12.組合邏輯電路由基本的與、非、或電路構成，不是組合邏輯電路的是（C）A.編碼器B.譯碼器C.計數器D.加法器13.數字集成電路按制造工藝不一樣分類有雙極型TTL和CMOS型，按（A）辨別有組合邏輯電路和時序邏輯電路。A.邏輯功能B.制造工藝C.輸出構造D.規模大小判斷題1.組合邏輯電路中存在競爭不一定存在冒險。……………（√）2.組合邏輯電路構造上的特點是既包括門電路，還包括存儲單元。………………（X）3.組合邏輯電路的輸出不僅取決于該時刻的輸入，還與電路本來的狀態有關。…（X）4.中規模集成組合邏輯電路附加的控制端，既可用于控制電路的狀態，又可作為輸出信號的選通輸入端，還能用作擴展電路功能。…（√）5.并行加法器比串行加法器運算速度快。……（√）6.設計多位并行加法器時，采用先行進位措施的目的是提高運算速度。………（√）7.由邏輯門構成的電路一定是組合邏輯電路。……（X）8.組合邏輯電路中產生競爭冒險的重要原因是輸入信號受到尖峰干擾。…（X）9.8421BCD可直接連接七段顯示數碼管進行十進制數顯示…（X）10.組合邏輯電路一定要有記憶單元，可以沒有輸入邏輯變量…（X）11.組合邏輯電路不具有記憶功能的邏輯器件。…（√）12.編碼是譯碼的逆過程…………………（√）13.組合電路有也許存在競爭-冒險現象………（√）14.組合邏輯電路中存在競爭就一定存在冒險。………………（X）15.組合邏輯電路設計一定要考慮競爭——冒險現象，由于當兩個輸入信號同步向相反的邏輯電平跳變時，輸出時會產生尖峰脈沖干擾。…………（X）16.四路數據選擇器，其地址輸入(選擇控制輸入)端有2個…（√）17.并行加法器采用先行進位（并行進位）的目的是簡化電路構造。…………（X）18.十六路數據選擇器，其地址輸入(選擇控制輸入)端有4個。………………（√）填空題1.根據邏輯功能的不一樣特點，把數字電路分為兩大類，一類為組合邏輯電路，另一類為時序邏輯電路。2.組合邏輯電路由基本的與、或、非門電路構成，可實現邏輯運算功能。3.與一般編碼器相對應的是優先編碼器；與串行進位加法器相對應的是并行加法器。4.譯碼是編碼的反操作；目前常用的編碼器有一般編碼器和優先編碼器5.8選1的數據選擇器，地址線有3條。第五章觸發器選擇題1.（A）觸發器沒有時鐘CP輸入。A.SR鎖存器B.JK觸發器C.D觸發器D.主從觸發器2.主從觸發器中，主觸發器在CP＝1期間其狀態只變化一次的是（A）。A.主從JK觸發器B.主從SR觸發器C.D觸發器D.所有主從觸發器3.對于JK觸發器，若J=K，則可完畢（D）觸發器的邏輯功能。A.SRB.T’C.DD.T4.JK觸發器Q端在CP作用下實現0轉換為1，對輸入信號JK的規定為(A)A.1XB.X0C.OOD.X15.JK觸發器Q端在CP作用下實現1轉換為0，對輸入信號JK的規定為(D)A.1XB.X0C.OOD.X16.下列觸發器，有約束條件的是(B)A.邊緣D觸發器B.同步RS觸發器C.主從JK觸發器D.邊緣JK觸發器7.下列觸發器，沒有約束條件的是(D)A.基本RS觸發器B.同步RS觸發器C.主從RS觸發器D.邊緣JK觸發器8.有與非門構成的SR鎖存器不容許輸入的變量組合S′R′為（A）A.OOB.O1C.10D.119.時鐘有效邊緣到來時，輸出狀態和輸入信號相似的觸發器叫(C)A.RS觸發器B.T觸發器C.D觸發器D.JK觸發器10.和門電路同樣，（C）也是構成多種復雜、數字系統的一種基本邏輯單元，它有兩個穩定狀態，在外界信號作用下，可以從一種穩態轉變為另一種穩態；無外界信號作用時，狀態保持不變。因此，可以作為二進制存儲單元使用，又叫做半導體存儲單元。A.計數器B.異或門C.觸發器D.編碼器11.僅具有置“0”和置“1”功能的觸發器是（C）A.SR鎖存器B.鐘控RS觸發器C.D觸發器D.JK觸發器12.僅具有保持和翻轉功能的觸發器是（B）A.RS觸發器B.T觸發器C.D觸發器D.JK觸發器13.TTL集成觸發器異步置0端（RD′）和異步置1端（SD′）在觸發器正常工作時應（B）A.RD′=1，SD′=0B.RD′=1，SD′=1C.RD′=0，SD′=1D.RD′=0，SD′=0判斷題1.主從JK觸發器、邊緣JK觸發器和同步JK觸發器的邏輯功能不相似。（X）2.但凡采用主從SR構造的觸發器，無論其邏輯功能怎樣，一定是脈沖觸發方式。（√）3.RS觸發器的約束條件RS=0表達不容許出現R=S=0的輸入。（X）4.邊緣觸發器的次態僅取決于時鐘信號的上升沿或下降沿抵達時輸入的邏輯狀態。（√）5.主從JK觸發器輸出只能由0變為1，不能由1變為0。（X）6.邊緣JK觸發器輸出由0變為1，其對J、K的規定必須分別是1、0。（X）7.要使JK觸發器在時鐘作用下的次態與現態相反，JK端取值應為11。（√）8.主成JK觸發器和邊緣JK觸發器的邏輯符號完全同樣（X）9.JK觸發器可轉換成D觸發器，但D觸發器不能轉換成JK觸發器.（X）10.主從JK觸發器中的主觸發器，在CP＝1期間其狀態能且只能變化一次。（√）填空題1.若用觸發器構成某十一進制加法計數器，需要4個觸發器，有5個無效狀態。2.一種觸發器具有2個穩定狀態，能存1位二進制數。3.觸發器的基本特點之一是具有兩個穩定狀態：0狀態和1狀態。4.兩個與非門構成的SR鎖存器的功能有保持、置1、置0。電路中不容許兩個輸入端同步為0，否則將出現邏輯混亂。5.JK觸發器具有保持、置0、置1、翻轉功能。使JK觸發器實現Q*=Q′的功能，則輸入端J=1，K=1。6.D觸發器的輸入端有1個，具有置0和置1功能。7.JK觸發器特性方程為Q*=JQ′+K′Q，Ｄ觸發器特性方程為Q*=D。8.觸發器規定Q=1，Q′=0時為觸發器的1狀態。Q=0，Q′=1時為觸發器的0狀態。第六章時序邏輯電路選擇題1.時序邏輯電路按電路輸出信號的特性可分為Mealy型和Moore型，其中Moore型時序電路的輸出取決于(D)。A.與現態和外輸入均無關B.既與現態也與外輸入有關C.僅與目前外輸入有關D.僅決定于電路的現態2.同步時序電路和異步時序電路比較，其差異在于后者(B)A.沒有穩定狀態B.沒有統一的時鐘脈沖控制C.沒有觸發器D.輸出只與內部狀態有關3.時序邏輯電路的輸出不僅與目前輸入有關，并且還取決于存儲電路（B）A.目前的狀態B.過去的狀態C.后來的狀態D.目前的狀態4.設集成十進制加法計數器的初態為Q3Q2Q1Q0=0001，則通過5個CP脈沖后來計數器的狀態為(A)。A.O110B.O000C.O101D.10015.寄存器是一種（D）。A.基本組合電路B.脈沖電路C.基本門電路D.基本時序電路6.四個觸發器可以構成的計數器的最大計數長度（進制數）為（B）。A.4B.16C.8D.27.Moore型時序電路的輸出(A)A.僅決定于電路的現態B.僅與目前外輸入有關C.既與現態也與外輸入有關D.與現態和外輸入均無關8.Mealy型時序電路的輸出(C)A.僅決定于電路的現態B.僅與目前外輸入有關C.既與現態也與外輸入有關D.與現態和外輸入均無關9.下列單元電路中，屬于時序邏輯電路的是（A）。A.計數器B.譯碼器C.編碼器D.加法器10.時序邏輯電路一定有記憶單元，不是時序邏輯電路的是（C）A.計數器B.移位寄存器C.加法器D.555定期器11.時序邏輯電路一定有記憶單元，不是時序邏輯電路的是（B）A.計數器B.編碼器C.定期器D.寄存器12.描述時序邏輯電路的次態/現態邏輯功能用（C）A.真值表B.卡諾圖C.狀態轉換圖或狀態轉換表13.描述（）的次態/現態邏輯功能用狀態轉換圖或狀態轉換表。（C）A.組合電路B.邏輯電路C.時序電路D.邏輯圖14.余三循環碼是一種變形碼，其特點是相鄰的兩個代碼之間僅有一位狀態不一樣，應用在計數器設計時，譯碼時不會發生（D）現象A.串行移位B.移位C.溢出D.競爭—冒險15.（A）是一種變形碼，其特點是相鄰的兩個代碼之間僅有一位狀態不一樣，應用在計數器設計時，譯碼時不會發生競爭—冒險現象A.余三循環碼B.8421碼C.BCD碼D.格雷碼16.如圖所示，由同步計數器74LS160構成的是(A)。A.7進制B.8進制C.9進制D.10進制17.圖中所示電路，是用74LS192異步清零功能構成的N進制計數器，其N=（D）。A.10B.9C.7D.618.如圖所示，由四位二進制同步計算器74LS161構成的是(A)A.10進制B.11進制C.12進制D.13進制19.如圖所示，由四位二進制同步計算器74LS161構成的是.(D)A.5進制B.10進制C.16進制D.11進制判斷題1.把一種3進制計數器與一種10進制計數器串聯可得到13進制計數器。（X）2.一種三位二進制計數器，其模為8。（√）3.一種四位二進制計數器，其模為8。（X）4.把一種5進制計數器與一種10進制計數器串聯可得到15進制計數器。（√）5.寄存器是一種基本時序電路。（X）6.寄存器都不具有移位功能。（X）7.異步時序電路具有統一的時鐘控制。（X）8.只由邏輯門也可構成的時序邏輯電路。（√）9.異步計數器不需要時鐘信號。（X）10.移位寄存器不具有串并行轉換的功能。（X）11.異步計數器一般構造比同步計數器簡樸，但速度比同步計數器慢。（√）12.計數器除用于對時鐘脈沖計數外，還可用于分頻。（√）13.在Moore型電路中，輸出信號僅僅取決于存儲電路的狀態。（√）14.在Mealy型電路中，輸出信號僅僅取決于存儲電路的狀態（X）15.模16計數器需四個觸發器。（√）16.時序電路有也許存在競爭-冒險現象。（√）17.寄存器是一種基本時序電路。（√）18.寄存器是一種基本組合電路。（X）19.時序邏輯電路具有記憶功能的邏輯器件。（√）填空題1.描述一種時序邏輯電路的功能，必須使用三個方程式，它們是輸出方程、驅動方程和狀態方程。2.組合邏輯電路的基本單元是門電路，時序邏輯電路的基本單元是觸發器。3.寄存器按照功能不一樣可分為兩類，其中移位寄存器具有存儲代碼功能和移位功能。4.時序邏輯電路可分為同步邏輯電路和異步邏輯電路兩大類。5.若用觸發器構成某十三進制加法計數器，需要4個觸發器，有3個無效狀態。6.異步時序邏輯電路可分為兩類，分別是脈沖異步時序邏輯電路和電平異步時序邏輯電路。7.構成六進制計數器至少要采用3位觸發器，這時構成的電路有6個有效狀態2個無效狀態。8.使用4個觸發器構成的計數器最多有16個有效狀態。9.4位二進制加法計數器現時的狀態為0111，當下一種時鐘脈沖到來時，計數器的狀態變為1000.第七章半導體存儲器選擇題1.動態隨機存儲器即（C）A.ROMB.SRAMC.DRAMD.PROM2.靜態隨機存儲器即（B）A.ROMB.SRAMC.DRAMD.PROM3.儲器具有8根地址線和8根雙向數據線，則該存儲器的容量為（C）。A.8×3B.8×8C.256×8D.256×2564.半導體存儲器中，電路構造簡樸，在斷電后數據不會丟失的存儲器是（B）。A.SRAMB.ROMC.DRAM5.只讀存儲器ROM中的內容，當電源斷掉后又接通，存儲器中的內容(B)A.不可預料B.保持不變C.所有為1D.所有為06.隨機存取存儲器RAM具有功能是(D)A.只寫B.無讀/寫C.只讀D.讀/寫7.半導體存儲器由存儲矩陣，（D）構成A.寄存器B.譯碼器C.譯碼器和寄存器D.地址譯碼器和輸入輸出電路8.半導體存儲器從存取功能上分類有（C）。A.PLD和CPLDB.TTL和CMOSC.RAM和ROM判斷題1.所有的半導體存儲器在運行時都具有讀和寫的功能。（X）2.ROM和RAM中存入的信息在電源斷掉后都不會丟失。（X）3.MOS電路具有功耗低集成度高的長處，目前大容量的存儲器都采用MOS工藝制作。（√）4.快閃存儲器是只讀存儲器的一種。（√）1（填空）存儲器容量的擴展的兩種方式是字擴展方式和位擴展方式。第八章可編程邏輯器件選擇題1.下列可編程邏輯器件中，屬于低密度PLD的是（B）。A.CPLDB.PALC.FPGAD.EPLD2.下列可編程邏輯器件中，屬于高密度PLD的是（B）。A.GALB.FPGAC.PAL3.下列可編程器件名稱錯誤的是(A)。A.PLD可編程陣列邏輯B.PAL可編程陣列邏輯C.GAL通用陣列邏輯D.FPGA現場可編程門陣列4.下列說法錯誤的是(B)A.FPLA與邏輯陣列和或邏輯陣列都可編程。B.PAL與邏輯陣列固定而或邏輯陣列可編程。C.GAL具有可編程的輸出邏輯宏單元(OLMC)。D.FPGA電路不具有與-或邏輯陣列構造。5.可反復進行編程的可編程器件有(D)A.PALB.ROMC.PROMD.GAL6.全場可編程（與、或陣列皆可編程）的可編程邏輯器件有(D)A.PALB.GALC.PROMD.PLA判斷題1.PLD作為一種通用器件生產，但其邏輯功能是由顧客對器件編程設定的。（√）2.EPLD、CPLD、FPGA器件屬于高密度PLD。（√）3.采用CPLD芯片只能實現多種組合邏輯電路和不能實現時序邏輯電路功能。