一數字邏輯概論1.數制及不同數制間的轉換

熟練掌握各種不同數制之間的互相轉換。

1.(46.125)10=(101110.001)2=(56.1)8=(2E.2)162.(13.A)16=(00010011.1010)2=(19.625)10

3.(10011.1)2=(23.4)8=(19.5)102.常用BCD碼特點及表示十進制數的方法。

(10110010110)8421碼=（596）10

電路狀態表開關S1開關S2燈斷斷滅斷合滅合合斷滅合亮S1S2燈電源

3．與運算

(1)與邏輯:只有當決定某一事件的條件全部具備時，這一事件才會發生。這種因果關系稱為與邏輯關系。與邏輯舉例

邏輯真值表ABL001010110001邏輯表達式與邏輯：L=A·Ｂ=AB

與邏輯符號ABL&ABL

3．與運算

電路狀態表開關S1開關S2燈斷斷滅斷合亮合合斷亮合亮

4、或運算只要在決定某一事件的各種條件中，有一個或幾個條件具備時，這一事件就會發生。這種因果關系稱為或邏輯關系。S1燈電源S2

或邏輯舉例

邏輯真值表ABL001010110111邏輯表達式或邏輯：L=A+Ｂ

或邏輯符號ABLBL≥1A

4、或運算非邏輯舉例狀態表A燈不通電亮通電滅

5.非運算事件發生的條件具備時，事件不會發生；事件發生的條件不具備時，事件發生。這種因果關系稱為非邏輯關系。

A

VNC

非邏輯舉例

非邏輯真值表AL0110非邏輯符號邏輯表達式L=A

A1LAL

5.非運算

兩輸入變量與非

邏輯真值表ABL001010111110ABLAB&L與非邏輯符號6.幾種常用復合邏輯運算與非邏輯表達式L=A·B1)與非運算

兩輸入變量或非

邏輯真值表ABL001010111000B≥1AABLL或非邏輯符號2)或非運算L=A+B或非邏輯表達式

3)異或邏輯若兩個輸入變量的值相異，輸出為1，否則為0。

異或邏輯真值表ABL000101011110BAL=1ABL異或邏輯符號異或邏輯表達式L=A

B

4)同或運算

若兩個輸入變量的值相同，輸出為1，否則為0。同或邏輯真值表ABL001010111001B=ALABL同或邏輯邏輯符號同或邏輯表達式L=AB+=AB

本章課后題:1.1.4;1.2.2(3);1.2.5(2);1.3.1(3);1.4.1(2);1.4.3(3);1.6.1二邏輯代數教學基本要求1、熟悉邏輯代數常用基本定律、恒等式和規則。2、掌握邏輯代數的變換和邏輯函數的簡化方法。1、邏輯函數的表示法

真值表（表格法）邏輯表達式（公式法）卡諾圖邏輯圖波形圖常用的表示法有：（圖形法）1）.真值表

是由邏輯變量的所有可能取值組合及其對應的邏輯函數值所構成的表格。由于一個邏輯變量只能有“0”和“1”兩種取值，故n個邏輯變量一共有2n個取值組合。例：右下圖所示為一個控制樓梯照明燈的電路。單刀雙擲開關A裝在樓下，B裝在樓上。abcdAB～樓道燈開關示意圖

開關

A燈下下上下上下上上亮滅滅亮開關

B開關狀態表

邏輯真值表ABL001100010111A、B:向上—1向下--0L:亮---1;滅---0確定變量、函數，并賦值開關:變量

A、B燈:函數

L解：邏輯抽象，列出真值表2）．邏輯表達式

是由邏輯變量和“與”、“或”、“非”三種運算符構成的式子。例如：

F=f（A，B）=

書寫邏輯表達式時，可按下述規則省略某些括號或運算符號。

（1）進行“非”運算時，可不加括號。如：等。（2）“與”運算符一般省略。（3）若在一個式中，既有“與”，又有“或”運算，則按先“與”后“或”規則去括號。（4）“與”、“或”運算均滿足結合律，故（A+B）+C可用A+B+C代替，（AB）C可用ABC代替。3）.

卡諾圖

是由邏輯變量的所有可能取值組合對應的小方格按一定規律構成的平面圖。該法在函數化簡中十分有用。以上三種邏輯函數的表示法各有其特點，適用于不同的場合，它們之間也存在著內在的聯系，故可以方便地相互變換。

用與、或、非等邏輯符號表示邏輯函數中各變量之間的邏輯關系所得到的圖形稱為邏輯圖。4）.

邏輯圖

將邏輯函數式中所有的與、或、非運算符號用相應的邏輯符號代替，并按照邏輯運算的先后次序將這些邏輯符號連接起來，就得到圖電路所對應的邏輯圖。例：已知某邏輯函數表達式為，試畫出其邏輯圖

真值表ABL001100010111

5）.波形圖

用輸入端在不同邏輯信號作用下所對應的輸出信號的波形圖，表示電路的邏輯關系。

基本公式交換律：A+B=B+AA·B=B·A結合律：A+B+C=(A+B)+C

A·B·C=(A·B)·C

分配律：A+BC=(A+B)(A+C)A(B+C)=AB+AC

A·1=AA·0=0A+0=AA+1=10、1律：A·A=0A+A=1互補律：

2邏輯代數的基本定律和恒等式重疊律：A+A=AA·A=A反演律：AB=A+B

A+B=A·B吸收律：

其它常用恒等式：

AB＋AC＋BC＝AB+ACAB＋AC＋BCD＝AB+AC摩根定理

3邏輯代數的基本規則

1）代入規則：

在包含邏輯變量A的邏輯等式中，如果用另一個函數式代入式中所有A的位置，則等式仍然成立。這一規則稱為代入規則。例：B(A+C)=BA+BC，用A+D代替A，得：B[(A+D)+C]=B(A+D)+BC=BA+BD+BC代入規則可以擴展所有基本公式或定律的應用范圍

對于任意一個邏輯表達式L，若將其中所有的與（?

）換成或（+），或（+）換成與（?）；原變量換為反變量，反變量換為原變量；將1換成0，0換成1；則得到的結果就是原函數的反函數。2）反演規則：例2.1.1

試求

的非函數解：按照反演規則，得

對于任何邏輯函數式，若將其中的與（?

）換成或（+），或（+）換成與（?）；并將1換成0，0換成1；那么，所得的新的函數式就是L的對偶式，記作。

例:

邏輯函數的對偶式為3）對偶規則：

當某個邏輯恒等式成立時，則該恒等式兩側的對偶式也相等。這就是對偶規則。利用對偶規則，可從已知公式中得到更多的運算公式。

2個變量的邏輯函數f（A，B）最多有4個最小項。

3個變量的邏輯函數f（A，B，C）最多有8個最小項。

n個變量的邏輯函數f最多有2n個最小項。

定義：最小項是一種特殊的乘積項。設有一個n變量的邏輯函數，在n個變量組成的乘積項（“與”項）中，每個變量以原變量或反變量的形式出現一次，且僅出現一次。則該乘積項稱為n個變量的最小項。

4.最小項（最小項是個“與”項）

為書寫方便，常用mi表示最小項。而確定下標i的規則是：當變量按序排列后，令“與”項中的所有原變量用1表示，反變量用0表示。由此得到一個1，0序列組成的二進制數，該二進制數對應的十進制數即為下標i的值。例：由A，B，C三個變量組成的八個最小項可分別用m0—m7表示：

000001……110111m0m1……m6m7……5．邏輯函數表達式的轉換

邏輯函數表達式雖然形式多樣，但各表達式是可以轉換的。且任一邏輯函數，不論其為何種形式，總可以轉換為“最小項之和”及“最大項之積”的形式。（即標準形式）求一個函數表達式的標準形式有：代數轉換法真值表轉換法1）.代數轉換法

利用邏輯代數的基本定律和規則進行邏輯變換，從而得到另一種形式。若要用此法求一函數的“最小項之和”，則：（1）將函數表達式變換成一般“與－或”式。（2）反復使用（互補律），將表達式中所有非最小項的“與”項擴展成最小項。

例：F（A，B，C）=解：（1）先將F變換成“與—或”式：

F（A，B，C）=== =（2）再將“與—或”式中的“與”項擴展成最小項，即：若某“與”項缺變量y，則用“乘”該項，并將其

拆開成兩項。

∴F（A，B，C）=

=用重疊定理得

=簡寫為：

F（A，B，C）=m0+m1+m3+m6+m7

=∑m（0，1，3，6，7）

2）.真值表轉換法

因為一個邏輯函數的真值表與它的最小項表達式具有一一對應的關系，故可通過列出函數真值表，再據真值表寫出最小項表達式。即：假定在函數F的真值表中有K組變量取值使F值為1，其它變量取值下F=0，則函數F的最小項表達式由使F值為1的這K組變量取值對應的K個最小項組成。解：先列出真值表

ABCF00000010010101101001101111011110F（A，B，C）=∑m（2，4，5，6）

例：將F（A，B，C）=AB+BC表示成“最小項之和”形式。6代數化簡法（公式法）吸收法：

A+AB=A

消去法：

配項法：

A+AB=A+B并項法:例2.1.8

已知邏輯函數表達式為，（1）最簡的與-或邏輯函數表達式，并畫出相應的邏輯圖；（2）僅用與非門畫出最簡表達式的邏輯圖。

，要求：解：例2.1.9

試對邏輯函數表達式進行變換，僅用或非門畫出該表達式的邏輯圖。解：

例：化簡F=

解：∵F’===用消元法

=

∴F=（F’）’=7卡諾圖化簡法（圖解法）

卡諾圖相鄰的小方格合并原則是：

（1）卡諾圖合并小方格時，總是按2的乘冪將2m個小方格圈起來（該圈稱為卡諾圈），并消去m個變量。（2）卡諾圖中的卡諾圈盡可能多的將相鄰小方格圈在一起，圈的個數也應最少。這樣，使消去的變量最多，“與”項的個數也最少。

例：化簡函數F（A，B，C，D）=

解：①先作卡諾圖

②再畫卡諾圈③由卡諾圖上的卡諾圈得：

F（A，B，C，D）=

注：化簡得到的“與—或”式并不唯一。0001CD0001AB11101111111111111110F例:

要求設計一個邏輯電路，能夠判斷一位十進制數是奇數還是偶數，當十進制數為奇數時，電路輸出為1，當十進制數為偶數時，電路輸出為0。11111110110111001011101011001010001011100110101010010010011000101000100000LABCD解:(1)列出真值表(2)畫出卡諾圖(3)卡諾圖化簡本章課后題：

P64-652.1.1（1）（3）；2.1.4（6）（7）（8）；2.1.6；2.1.7（1）；2.1.8;2.2.1（2）（3）；2.2.2；2.2.3（2）（3）（4）（5）（6）（7）三

.邏輯門電路1.工作原理N溝道管開啟電壓VGS(th)N記為VTN;P溝道管開啟電壓VGS(th)P記為VTP;要求滿足VDDVTN+|VTP|;輸入低電平為0V；高電平為VDD;（1）輸入為低電平0V時；T2截止；T1導通。iD=0，=VDD;（2）輸入為高電平VDD時；T1截止；T2導通。iD=0，=0V;結論：輸入與輸出間是邏輯非關系。1CMOS反相器由N溝道和P溝道兩種MOSFET組成的電路稱為互補MOS或CMOS電路。TPTN柵極接在一起漏極接在一起2.三態（TSL）輸出門電路

利用OD門雖然可以實現線與的功能，但外接電阻的選擇要受到一定的限制而不能取的太小，因此影響了工作速度。并且它省去了有源負載，使得帶負載能力下降。為保持推拉式輸出級的優點，又能作線與連接，人們又開發了三態輸出門電路。其輸出除了具有一般門的高、低電平兩態外，還有高阻抗的第三狀態，稱為高阻態或禁止態。3.TTL反相器的工作原理（邏輯關系、性能改善）

（1）當輸入為低電平（I

=0.2V）T1深度飽和截止導通導通截止飽和低電平T4D4T3T2T1輸入高電平輸出T2、

T3截止，T4、D導通（2）當輸入為高電平（I=3.6V）T2、T3飽和導通T1:倒置的放大狀態。T4和D截止。使輸出為低電平.vO=vC3=VCES3=0.2V輸入A輸出L0110邏輯真值表

邏輯表達式

L=A

飽和截止T4低電平截止截止飽和倒置工作高電平高電平導通導通截止飽和低電平輸出D4T3T2T1輸入四組合邏輯電路教學基本要求1.熟練掌握組合邏輯電路的分析方法和設計方法2.掌握編碼器、譯碼器、數據選擇器、數值比較器和加法器的邏輯功能及其應用；1組合邏輯電路分析分析步驟：1、由邏輯圖寫出各輸出端的邏輯表達式；2、化簡和變換邏輯表達式；3、列出真值表；4、根據真值表或邏輯表達式，經分析最后確定其功能。例1：分析下圖所示的組合邏輯電路FBCBCC≥≥&&=1≥&P1

P2

P3

P4

P5

P6

=1BCF簡化后的邏輯電路：解：由圖可見該電路由五種類型的七個邏輯門組成，且：P1=P2=P3=P4=P5==P6==F==將F作進一步的化簡：F=======

由此可見，該電路實現“異或”邏輯功能。且當輸入B、C不同時。輸出F為1；B、C取相同值時，F則為0。即：這是一個判別兩輸入是否相等的電路。顯然原電路設計不合理，該電路只需一個“異或”門便行。

例2：分析如圖所示邏輯電路的功能。1.根據邏輯圖寫出輸出函數的邏輯表達式2.列寫真值表。10010110111011101001110010100000CBA001111003.確定邏輯功能：解：輸入變量的取值中有奇數個1時，L為1，否則L為0,電路具有為奇校驗功能。如要實現偶校驗，電路應做何改變？例3：試分析下圖所示組合邏輯電路的邏輯功能。解：1、根據邏輯電路寫出各輸出端的邏輯表達式，并進行化簡和變換。X=A2、列寫真值表X=A真值表111011101001110010100000ZYXCBA000011110011110001011010這個電路邏輯功能是對輸入的二進制碼求反碼。最高位為符號位，0表示正數，1表示負數，正數的反碼與原碼相同；負數的數值部分是在原碼的基礎上逐位求反。3、確定電路邏輯功能真值表111011101001110010100000ZYXCBA0000111100111100010110101、邏輯抽象：根據實際邏輯問題的因果關系確定輸入、輸出變量，并定義邏輯狀態的含義；2、根據邏輯描述列出真值表；3、由真值表寫出邏輯表達式;5、畫出邏輯圖。4、根據器件的類型,簡化和變換邏輯表達式二、組合邏輯電路的設計步驟

一、組合邏輯電路的設計：組合邏輯電路的設計與分析過程正好相反。它是根據給定的邏輯功能或邏輯要求，求得實現這個功能或要求的最簡單的邏輯電路。2組合邏輯電路的設計例2：某火車站有特快、直快和慢車三種類型的客運列車進出，試用兩輸入與非門和反相器設計一個指示列車等待進站的邏輯電路，3個指示燈一、二、三號分別對應特快、直快和慢車。列車的優先級別依次為特快、直快和慢車，要求當特快列車請求進站時，無論其它兩種列車是否請求進站，一號燈亮。當特快沒有請求，直快請求進站時，無論慢車是否請求，二號燈亮。當特快和直快均沒有請求，而慢車有請求時，三號燈亮。解：1、邏輯抽象。輸入信號:

設I0、I1、I2分別為特快、直快和慢車的進站請求信號，且有進站請求時為1，沒有請求時為0。輸出信號:

設L0、L1、L2分別為3個指示燈的狀態，且燈亮為1，燈滅為0。輸入輸出I0I1I2L0L1L20000001××10001×010001001根據題意列出真值表2、寫出各輸出邏輯表達式。L0=I0

L0=I0

3、根據要求將上式變換為與非形式

4、根據輸出邏輯表達式畫出邏輯圖。例3

試設計一個碼轉換電路，將4位格雷碼轉換為自然二進制碼。可以采用任何邏輯門電路來實現。解：(1)明確邏輯功能，列出真值表。

設輸入變量為G3、G2、G1、G0為格雷碼，

當輸入格雷碼按照從0到15遞增排序時，可列出邏輯電路真值表

輸出變量B3、B2、B1和B0為自然二進制碼。0111010001100101010101110100011000110010001000110001000100000000B3

B2

B1

B0G3

G2

G1

G0輸出輸入1111100011101001110110111100101010111110101011111001110110001100B3

B2

B1

B0G3

G2

G1

G0輸出輸入邏輯電路真值表(2)畫出各輸出函數的卡諾圖，并化簡和變換。33GB==2B+2G3G2G3G+2G3G1B=1G+2G3G1G2G3G1G+2G3G1G=(2G3G)+2G3G1G+2G3G)+2G3G1G=?3G2G?1G0B=?3G2G?1G?0G(3)根據邏輯表達式，畫出邏輯圖3編碼器編碼器的分類：普通編碼器和優先編碼器。普通編碼器：任何時候只允許輸入一個有效編碼信號，否則輸出就會發生混亂。優先編碼器：允許同時輸入兩個以上的有效編碼信號。當同時輸入幾個有效編碼信號時，優先編碼器能按預先設定的優先級別，只對其中優先權最高的一個進行編碼。(1)（4線─2線）普通二進制編碼器1000010000100001Y0Y1I3I2I1I0

（2）真值表編碼器的輸入為高電平有效。

（a）邏輯框圖4輸入二進制碼輸出11011000（2）4─2線優先編碼器（1）列出真值表輸入輸出I0I1I2I3Y1Y0100000×10001××1010×××111高低（2）寫出邏輯表達式輸入編碼信號高電平有效，輸出為二進制代碼輸入編碼信號優先級從高到低為I0I3~輸入為編碼信號I3

I0輸出為Y1Y03321IIIY+=33210IIIIY+=32II+=321III+=

以下介紹的是4000系列CMOS集成電路優先編碼器CD4532的邏輯功能和應用方法。(3）.集成電路編碼器（b）引腳圖（a）邏輯符號

該編碼器有8個信號輸入，3個二進制碼輸出。高電平為有效電平。為便于多個芯片的連接和擴展，設置了輸入使能EI和輸出使能EO及優先編碼工作狀態標志GS。信號輸入編碼輸出輸入使能

8線-3線優先編碼器CD4532功能表輸入輸出EII7I6I5I4I3I2I1I0Y2Y1Y0GSEOL××××××××LLLLLHLLLLLLLLLLLLHHH×××××××HHHHLHLH××××××HHLHLHLLH×××××HLHHLHLLLH××××HLLHLHLLLLH×××LHHHLHLLLLLH××LHLHLHLLLLLLH×LLHHLHLLLLLLLHLLLHL優先級最高優先級最低禁止編碼器工作例4.4.2用二片CD4532構成16線-4線優先編碼器,其邏輯圖如下圖所示，試分析其工作原理。。00

00000無編碼輸出0解：據CD4532的功能表及給定的邏輯圖分析知：。1100000若無有效電平輸入0111哪塊芯片的優先級高？1若有有效電平輸入。1010000若有有效電平輸入11114

譯碼器/數據分配器LHHHHHLHLHHLHLHHLHHLLHHHLLLLHHHH××HY3Y2Y1Y0A0A1E輸出輸入功能表1)2線-4線譯碼器和電路結構

邏輯圖(a)74HC139集成譯碼器

LHHHHHLHLHHLHLHHLHHLLHHHLLLLHHHH××HY3Y2Y1Y0A0A1E輸出輸入功能表2).集成電路譯碼器

常用的集成二進制譯碼器有CMOS(如74HC138）和TTL（如74LS138)的定型產品。兩者邏輯功能相同，只是電性能參數不同。74HC139是雙2線-4線譯碼器。邏輯符號(b)74HC138(74LS138)集成譯碼器引腳圖邏輯符號使能輸入端二進制輸入端輸出端74HC138集成譯碼器功能表LHHHHHHHHHHLLHHLHHHHHHLHHLLHHHLHHHHHHLHLLHHHHLHHHHLLHLLHHHHHLHHHHHLLLHHHHHHLHHLHLLLHHHHHHHLHHLLLLHHHHHHHHLLLLLLHHHHHHHHH×××××LHHHHHHHH×××HX×HHHHHHHH××××H×A2E3輸出輸入A1A0例2.譯碼器的擴展用74X139和74X138構成5線-32線譯碼器高位選片外低位選片內00~3線–8線譯碼器的~

含三變量函數的全部最小項。Y0Y7基于這一點用該器件能夠方便地實現三變量邏輯函數。例3.用譯碼器實現邏輯函數。...因為：當E3=1，E2=E1=0時，（3）常用的集成七段顯示譯碼器

----------CMOS七段顯示譯碼器74HC4511

當輸入8421BCD碼時，輸出高電平有效，用以驅動共陰極顯示器；當輸入為1010-1111時，輸出全為低電平，顯示器無顯示。輔助控制端輸入端燈測試輸入LT=0，七段全亮

鎖存使能輸入LE=0，鎖存器不工作，輸出隨輸入碼的變化而變；LE由0到1時，輸入碼被鎖存，輸出取決于鎖存器的內容。滅燈輸入BL=0且LT=1時，七段全滅LTHHLHHHHHLLHHHL9HHHHHHHLLLHHHL8LLLLHHHHHHLHHL7HHHHHLLLHHLHHL6HHLHHLHHLHLHHL5HHLLHHLLLHLHHL4HLLHHHHHHLLHHL3HLHHLHHLHLLHHL2LLLLHHLHLLLHHL1LHHHHHHLLLLHHL0gfedcba字形輸出輸入十進制或功能D3D2D1D0BLLECMOS七段顯示譯碼器74HC4511功能表CMOS七段顯示譯碼器74HC4511功能表(續)**××××HHH鎖存熄滅LLLLLLL××××HL×滅燈HHHHHHH××××L××燈測試熄滅LLLLLLLHHHHHHL15熄滅LLLLLLLLHHHHHL14熄滅LLLLLLLHLHHHHL13熄滅LLLLLLLLLHHHHL12熄滅LLLLLLLHHLHHHL11熄滅LLLLLLLLHLHHHL10LTgfedcba字形輸出輸入十進制或功能BLLED3D2D1D0此時輸出狀態取決于LE由0跳變至1時BCD碼的輸入解：可以把一個數據信號分配到8個不同的通道上去。010當ABC=010時，Y2=DCBA

數據分配器可以用唯一地址譯碼器實現。數據輸入數據輸出地址輸入(通道選擇)使能端例：用74HC138組成數據分配器。輸入輸出E3E2E1A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7LLXXXXHHHHHHHHHLDLLLDHHHHHHHHLDLLHHDHHHHHHHLDLHLHHDHHHHHHLDLHHHHHDHHHHHLDHLLHHHHDHHHHLDHLHHHHHHDHHHLDHHLHHHHHHDHHLDHHHHHHHHHHD74HC138譯碼器作為數據分配器時的功能表5數據選擇器1.數據選擇器的定義與功能

數據選擇的功能：在通道選擇信號的作用下，將多個通道的數據分時傳送到公共的數據通道上去的。

與數據分配器正好相反。

數據選擇器：能實現數據選擇功能的邏輯電路。它的作用相當于多個輸入的單刀多擲開關，又稱“多路開關”

。00I3011011=1=00××1YS0S1E地址使能輸出輸入功能表0 0 0 I00 0 1 I10 1 0 I20 1 1 I3工作原理及邏輯功能74LS151邏輯符號D7YYE74HC151D6D5D4D3D2D1D0S2S1S0集成電路數據選擇器（1）8選1數據選擇器74HC151的功能八個數據源輸入使能輸入兩個互補輸出三個地址輸入輸入輸出使能選擇YYES2S1S0HXXXLHLLLLD0LLLHD1LLHLD2LLHHD3LHLLD4LHLHD5LHHLD6LHHHD774LS151的功能表當E=1時，Y=0當E=0時，比較Y與L，當

D3=D5=D6=D7=1D0=D1=D2=D4=0時，D7E74HC151D6D5D4D3D2D1D0S2S1S0LYXYZ10Y=L例1：

試用8選1數據選擇器74LS151產生邏輯函數：

解:（1）一位數值比較器

數值比較器：對兩個1位數字進行比較（A、B），以判斷其大小的邏輯電路。輸入：兩個一位二進制數A、B輸出：

FBA>=1，表示A大于BFBA<=1，表示A小于BFBA==1，表示A等于B6數值比較器1.數值比較器的定義及功能

一位數值比較器是多位比較器的基礎。由一位數值比較器的真值表得到如下邏輯表達式：BA=FBA>BA=FBA<ABBA+=FBA=一位數值比較器真值表10011001010101010000FA=BFA<BFA>BBA輸出輸入邏輯電路圖集成數值比較器74LS85(1)集成數值比較器74LS85的功能74LS85的引腳圖

74LS85是四位數值比較器，其工作原理和兩位數值比較器相同。74LS85的邏輯符號輸入輸出A3B3A2B2A1B1A0B0IA>BIA<BIA=BFA>BFA<BFA=BA3

>B3××××××HLLA3

<B3××××××LHLA3

=B3A2

>B2×××××HLLA3

=B3A2

<B2×××××LHLA3

=B3A2

=B2A1

>B1××××HLLA3

=B3A2

=B2A1

<B1××××LHLA3

=B3A2

=B2A1

=B1A0

>B0×××HLLA3

=B3A2

=B2A1

=B1A0

<B0×××LHLA3

=B3A2

=B2A1

=B1A0

=B0HLLHLLA3

=B3A2

=B2A1

=B1A0

=B0LHLLHLA3

=B3A2

=B2A1

=B1A0

=B0××HLLHA3

=B3A2

=B2A1

=B1A0

=B0HHLLLLA3

=B3A2

=B2A1

=B1A0

=B0LLLHHL4位數值比較器74LS85的功能表例：用兩片74LS85組成8位數值比較器（串聯擴展方式）。（2）集成數值比較器的位數擴展輸入:

A=A7A6A5A4A3A2A1A0B=B7B6B5B4B3B2B1B0輸出FBA>FBA<FBA=高位片輸出低位片B3A3~B0A0B7A7~B4A4：輸入:低四位的比較結果應作為高四位的條件（a）采用串聯擴展方式：例：用74HC85組成16位數值比較器的并聯擴展方式：B3A3~B0A0B7A7~B4A4B11A11~B8A8B15A15~B12A12輸出（b）采用并聯擴展方式：7算術運算電路@在兩個1位二進制數相加時，不考慮低位來的進位的相加

---半加

@在兩個二進制數相加時，考慮低位進位的相加

---全加加法器分為半加器和全加器兩種。半加器全加器1).半加器和全加器兩個4位二進制數相加:串行進位加法器如何用1位全加器實現兩個四位二進制數相加？

A3

A2A1

A0+B3

B2

B1

B0=?

低位的進位信號送給鄰近高位作為輸入信號，采用串行進位加法器運算速度不高。2).多位數加法器0作業：P193-2004.1.5；4.1.6；4.1.7；4.2.1；4.2.2；4.2.3；4.2.7；4.3.3；4.4.1；4.4.4；4.4.5；4.4.6；4.4.14；4.4.154.4.19；4.4.20；4.4.21(1)；4.4.26；五鎖存器和觸發器教學基本要求:1、掌握鎖存器、觸發器的電路結構和工作原理2、熟練掌握SR觸發器、JK觸發器、D觸發器及T觸發器的邏輯功能1、鎖存器與觸發器共同點：具有0和1兩個穩定狀態，一旦狀態被確定，就能自行保持。一個鎖存器或觸發器能存儲一位二進制碼。

不同點：鎖存器---對脈沖電平敏感的存儲電路，在特定輸入脈沖電平作用下改變狀態。觸發器---對脈沖邊沿敏感的存儲電路，在時鐘脈沖的上升沿或下降沿的變化瞬間改變狀態。

CP

CP

2鎖存器1）.基本SR鎖存器初態：R、S信號作用前Q端的狀態，初態用Qn表示。次態：R、S信號作用后Q端的狀態次態用Qn+1表示。工作原理R=0、S=0狀態不變00若初態Qn=1101若初態

Qn=001000

無論初態Qn為0或1，鎖存器的次態為1態。信號消失后新的狀態將被記憶下來。01若初態Qn=1101若初態Qn=0010010R=0、S=1置1

無論初態Qn為0或1，鎖存器的次態為0態。信號消失后新的狀態將被記憶下來。10若初態Qn=1110若初態Qn=0100101R=1、S=0置01100S=1、R=1無論初態Qn為0或1，觸發器的次態、都為0。狀態不確定約束條件:SR=0當S、R同時回到0時，由于兩個與非門的延遲時間無法確定，使得觸發器最終穩定狀態也不能確定。觸發器的輸出既不是0態，也不是1態

例運用基本SR鎖存器消除機械開關觸點抖動引起的脈沖輸出。開關S由B撥向A時，觸點脫離B有瞬間的抖動開關S由A撥回B時，觸點脫離A有瞬間的抖動開關S由B撥向A時，觸點接觸A有瞬間的抖動Q不變Q不變開關S由A撥回B時，觸點接觸B有瞬間的抖動2）.邏輯門控SR鎖存器電路結構

國標邏輯符號基本SR鎖存器使能信號控制門電路邏輯功能

S=0，R=0：Qn+1=Qn

S=1，R=0：Qn+1=1

S=0，R=1：Qn+1=0

S=1，R=1：Qn+1=Ф（不確定）E=1：E=0：狀態發生變化。且有：狀態不變Q3=SQ4=R的波形。

例：邏輯門控SR鎖存器的E、S、R的波形如下圖虛線上邊所示，鎖存器的原始狀態為Q=0，試畫出Q3、Q4、Q和Q解：根據前面講的邏輯門控SR鎖存器的功能表可畫出圖如虛線下邊所示：

主鎖存器與從鎖存器結構相同（TG1和TG4的工作狀態相同；TG2和TG3的工作狀態相同），且鎖存使能信號反相，這樣，利用兩個鎖存器的交互鎖存可實現存儲數據和輸入信號之間的隔離。1）.電路結構2主從觸發器施密特反相器2）.由傳輸門組成的CMOSD觸發器的工作原理

TG1導通，TG2斷開——輸入信號D送入主鎖存器。TG3斷開，TG4導通——從鎖存器維持在原來的狀態不變。(1)CP=0時:

=1，C=0，Q跟隨D端的狀態變化，使Q=D。

(2)CP由0跳變到1

:

=0，C=1，TG3導通，TG4斷開——從鎖存器Q的信號送Q端。TG1斷開，TG2導通——輸入信號D不能送入主鎖存器。主鎖存器維持原態不變。

可見：從鎖存器在工作中總是跟隨主鎖存器的狀態變化，觸發器因此冠名“主從”。觸發器的狀態僅僅取決于CP信號上升沿到達前瞬間的D信號。即D觸發器的特性可用下式來表達：Qn+1=D

并稱其為D觸發器的特性方程。3D

觸發器

1.特性表（功能表）Qn

DQn+10000111001112.特性方程（次態方程）Qn+1=D

3.狀態圖3.狀態轉換圖

翻轉10011111

置111010011

置000011100狀態不變01010000

說明Qn+1QnKJ1.特性表

（功能表）2.特性方程（次態方程）4JK

觸發器

例5.4.1

設下降沿觸發的JK觸發器時鐘脈沖和J、K信號的波形如圖所示，試畫出輸出端Q的波形。設觸發器的初始狀態為0。解：

Q

5T觸發器

特性方程（次態方程）3.狀態轉換圖特性表011101110000T邏輯符號

1.2.4.T′觸發器邏輯符號

特性方程時鐘脈沖每作用一次，觸發器翻轉一次。6SR

觸發器

1.特性表

（功能表）2.特性方程（次態方程）3.狀態圖Qn

SRQn+1000000100101011不確定100110101101111不確定

SR=0（約束條件）本章課后題：P237-2425.2.3；5.2.4；5.2.5；5.4.1；5.4.3；5.4.5六.時序邏輯電路的分析與設計教學基本要求2、熟練掌握時序邏輯電路的分析方法1、熟練掌握時序邏輯電路的描述方式及其相互轉換。3、熟練掌握時序邏輯電路的設計方法4、熟練掌握典型時序邏輯電路計數器、寄存器、移位寄存器的邏輯功能及其應用。127輸出方程:

O＝f1(I，S)激勵方程:

E＝f2(I，S)狀態方程:

Sn+1＝f3(E，Sn)表達輸出信號與輸入信號、狀態變量的關系式表達激勵信號與輸入信號、狀態變量的關系式表達存儲電路從現態到次態的轉換關系式激勵輸出狀態輸入128狀態表

其格式如下：次態/輸出輸入xy次態/輸出X=0X=1AD/0C/1BB/1A/0CB/1D/0DA/0B/1現態現態y某電路的狀態表129

每一個狀態用一個圓圈來代表，圈內用字母或數字表示該狀態的名稱，用還箭頭的直線或弧線表示狀態轉換關系，并將引起這一轉換的輸入條件X以及在該輸入和現態下的相應輸出標注在有向線段的旁邊，箭頭的起點表示現態，終點表示次態。如：狀態圖，其形式如下所示：x/z輸入條件輸出現態次態ABDC0/00/01/01/00/11/11/10/1某MEALY型電路的狀態圖由左圖可知：若電路處于狀態B，則當輸入X=1時，電路輸出Z=0。130同一時序電路的狀態圖與狀態表可相互轉換。如：

狀態圖與狀態表的轉換關系現態次態/輸出x=0X=1AB/1C/0BB/0A/1CA/0C/0ACB0/11/10/01/00/01/0131輸出方程激勵方程組

狀態方程組1.邏輯方程組例：下面通過實例來討論時序電路邏輯功能的四種表達方法。132狀態轉換真值表100010001100000000YA010100011100010111011101001110輸出方程狀態方程組(1)根據方程組列出狀態轉換真值表133（2）將狀態轉換真值表轉換為狀態表01/000/11111/000/11010/000/00001/000/101狀態表A=1A=0狀態轉換真值表010100011100010111011101001110100010001100000000YA134狀態表01/000/11111/000/11010/000/00001/000/101A=1A=00/01/00/11/00/11/00/11/0(3)根據狀態表畫出狀態圖狀態圖

10

11

00

01

135（4）根據狀態表畫出時序圖（波形圖）

時序邏輯電路的四種描述方式是可以相互轉換的。狀態表01/000/11111/000/11010/000/00001/000/101A=1A=0波形圖從波形圖可以看出:輸出Y不受時鐘脈沖的影響。2時序邏輯電路的分析1.了解電路的組成；電路的輸入、輸出信號、觸發器的類型等。

４.確定電路的邏輯功能。3.列出狀態轉換表或畫出狀態圖和波形圖；2.根據給定的時序電路圖,寫出下列各邏輯方程式：(１)輸出方程；

(２)各觸發器的激勵方程;

（3）狀態方程:

將每個觸發器的驅動方程代入其特性方程得狀態方程。137例1

試分析如圖所示時序電路的邏輯功能。同步時序邏輯電路分析舉例電路是由兩個T觸發器組成的同步時序電路。解：(1)了解電路組成。138(2)根據電路列出三個方程組激勵方程組:T0=AT1=AQ0

輸出方程組:

Y=AQ1Q0

將激勵方程組代入T觸發器的特性方程得狀態方程組:139(3)根據狀態方程組和輸出方程列出狀態表Y=AQ1Q000/111/01111/010/01010/001/00101/000/000A=1A=0狀態表140(4)畫出狀態圖00/111/01111/010/01010/001/00101/000/000A=1A=0

1/1

1/0

01

00

11

10

1/0

1/0

0/0

0/0

0/0

0/0

Q1Q0

A/Y

14100/111/01111/010/01010/001/00101/000/000A=1A=0(5)畫出時序圖

若輸入A存在較大噪聲，這可能錯誤地觸發進位操作。如果刪除電路圖中A和與門G2輸入之間的連線，將電路轉換為穆爾型，使輸出信號僅取決于電路的狀態，其變化始終與時鐘同步，而輸入信號A影響電路狀態的時間僅限于CP脈沖上升沿前后的瞬間，從而提高電路的抗干擾性能。142(6)邏輯功能分析

觀察狀態圖和時序圖可知，電路是一個由信號A控制的可控二進制計數器。當A=0時停止計數，電路狀態保持不變；當A=1時，在CP上升沿到來后電路狀態值加1，一旦計數到11狀態，Y輸出1，且電路狀態將在下一個CP上升沿回到00。輸出信號Y的下降沿可用于觸發進位操作。

該電路也是序列信號檢測器。用來檢測同步脈沖信號序列A中1的個數，一旦檢測到四個1狀態（這四個1狀態可以不連續），電路則輸出高電平。143例2

試分析如圖所示時序電路的邏輯功能。電路是由兩個JK觸發器組成的莫爾型同步時序電路。解：(1)了解電路組成。J2=K2=XQ1

J1=K1=1Y=Q2Q1

(2)寫出下列各邏輯方程式：輸出方程:激勵方程:144J2=K2=XQ1

J1=K1=1將激勵方程代入JK觸發器的特性方程得狀態方程:整理得：FF2FF1145(3)列出其狀態轉換表，畫出狀態轉換圖和波形圖Y=Q2Q1

11100100X=1X=0狀態轉換表10/100/101/011/000/010/011/001/0146狀態圖

10/100/11101/011/01000/010/00111/001/000X=1X=0畫出狀態圖

1/0

1/0

1/1

00

11

01

10

1/0

X/Y

0/0

0/1

0/0

0/0

00

11

01

10

Q2Q1

147根據狀態轉換表，畫出波形圖。1100011001111000010010110100A=1A=0Z10011100110110Q2Q1148X=0時電路功能：可逆計數器

X=1時Y可理解為進位或借位端。電路進行加1計數電路進行減1計數。(４)確定電路的邏輯功能.149例3

分析下圖所示的同步時序電路。

激勵方程組輸出方程組

Z0=Q0Z1=Q1Z2=Q2解：（1）根據電路列出邏輯方程組:150得狀態方程（2）列出其狀態表將激勵方程代入D觸發器的特性方程得狀態方程：110111100110010101001100110011100010010001001000狀態表151（3）畫出狀態圖

110111100110010101001100110011100010010001001000狀態表狀態圖

000

001

100

011

010

110

101

111

Q2Q1Q0

152（4）畫出時序圖

CP

Q0

Q2

Q1

TCP

153由狀態圖可見，電路的有效狀態是三位循環碼。從時序圖可看出，電路正常工作時，各觸發器的Q端輪流出現一個寬度為一個CP周期脈沖信號,循環周期為3TCP。電路的功能為脈沖分配器或節拍脈沖產生器。（5）邏輯功能分析3同步時序邏輯電路的設計同步時序電路的設計過程：155例1.

設計一個序列檢測器，用來檢測二進制序列。每當連續收到3個1（或3個以上1）時，該檢測器輸出為1，否則為0。解：據題意，電路有一個輸入端x，用以接收二進制信號序列，還有一個輸出端z，用來指示對“111”序列的識別，且輸入與輸出之間的關系見下面典型序列所示：

x：11011110z：00000110同步時序邏輯電路設計舉例1561.先建立原始狀態圖

據題意，電路在連續收到3個1（或者3個以上1）時，輸出為1，其它情況輸出則為0，因此，要求電路能記憶收到1個1，連續兩個1，連續3個1的情況。設電路的初始狀態為S0，并將以上三種情況分別用S1，S2，S3來表示，則可得出主干轉移圖，見下圖所示：S0S2S3S10/00/00/01/11/11/01/00/0次態/輸出X=0X=1S0S0/0S1/0S1S0/0S2/0S2S0/0S3/1S3S0/0S3/1現態原始狀態表

再對上圖作進一步的完善（見紅線所示），便得到原始狀態圖，據它可以作出原始狀態表如上表所示。1572.狀態化簡

由于獲得的是完全確定的狀態表，故用觀察法化簡便可以得等效狀態對為（S2，S3）。且最大等效類為：（S0），（S1），（S2，S3）。將等效對（S2，S3）合并為一個狀態，記為S2，則可作出最小化狀態表如下：次態/輸出X=0X=1S0S0/0S1/0S1S0/0S2/0S2S0/0S2/1現態X=0X=10000/001/00100/011/01100/011/11583.狀態編碼

因為最小化狀態表中只有三個狀態，所以只需要2位二進制代碼來表示各個狀態。根據編碼規則，找出最佳編碼方案。由規則1知，S1與S2，S0與S2，S0與S1均應分配相鄰的二進制代碼。由規則2知，S0與S1，S0與S2均應分配相鄰的二進制代碼。由規則3知，S0與S1應分配相鄰的二進制代碼。由規則4知，S0應分配邏輯0。由以上分析得到的狀態分配圖及編碼如下：

y201y2y1y10S0S0001S1S2S101S211

將以上分配的狀態編碼代入最小化狀態表中，便可得到二進制狀態表。1594.選定觸發器，求出激勵函數式和輸出函數式

若選J-K觸發器作存儲元件，則由J-K觸發器的激勵表與二進制的狀態表可作出激勵函數真值表如下：輸入Xy2y1次態激勵函數J2K2J1K1000000d0d001000dd1010dddddd01100d1d1100010d1d101111dd0110dddddd11111d0d0

由于狀態表中只有三個狀態，而10狀態沒有用上，故10狀態可作任意狀態處理。160

將上表中的激勵函數值及狀態表中的輸出值填入相應的卡諾圖，如下所示：010000010111dd10dd0100dd01dd111010dd01000101dd11dd10dd0100dd0110111010dd0100000100110110ddJ2K2J1K1z

將卡諾圖化簡，便可得到最簡