第二章硬件結構第一頁，共八十頁，2022年，8月28日PGE封裝第二頁，共八十頁，2022年，8月28日TIDSP命名規則第三頁，共八十頁，2022年，8月28日TMS320C54x系列DSP的特性第四頁，共八十頁，2022年，8月28日一、TMS320C54X硬件結構GPI/OD(15-0)A(19-0)Program/DataBuses

TimerProgram/DataRAMCh0Ch1Ch2Ch3Ch4Ch5DMA

TimerProgram/DataROMPeripheralBusRND,SAT17x17MPY40-BitAdderMACShifter40-BitBarrel

(-16,31)EXPEncoder40-BitALUCMPSOperator

(VITERBI)ALUAccumulators40-BitACCA40-BitACCB8AuxiliaryRegisters2AddressingUnitsAddressingUnit

HostPort

Interface(HPI)MultichannelBuffered

SerialPort(McBSP)JTAGTest/

Emulation

ControlMultichannelBuffered

SerialPort(McBSP)

PLLClock

GeneratorS/WWaitstate

GeneratorPowerManagement第五頁，共八十頁，2022年，8月28日功能框圖第六頁，共八十頁，2022年，8月28日二、‘C54xDSP的組成及總線結構第七頁，共八十頁，2022年，8月28日1.DSP的組成框圖17x17乘法累加單元飽和和舍入硬件2個40位的ACC1個40位的ALU1個40位的桶式移位寄存器暫存器指數編碼器程序和地址發生單元比較選擇存儲單元4條內部總線功能強大的外部接口第八頁，共八十頁，2022年，8月28日2.‘C54xDSP的總線結構地址總線（4條）：PAB、CAB、DAB、EAB:

傳送執行指令所需的地址。程序總線PB／PAB：

從程序存儲器取指令和取操作數。數據總線(3條)CB/CAB、DB/DAB、EB/EAB：其中：C、D數據總線：傳送來自數據存儲器中的操作數；E數據總線：將數據寫入數據存儲器。第九頁，共八十頁，2022年，8月28日‘C54xDSP的總線結構優化核JTAGTEST/

EMLCONTROLROMRAM電源管理程序/數據總線

外設總線D(15-0)A(15-0)外設第十頁，共八十頁，2022年，8月28日‘C54xDSP的總線結構中央算術邏輯單元外部存儲器M

U

X內部存儲器M

U

X

E

SPALUSHIFTERBTMACAPCCNTLECDARs計數邏輯第十一頁，共八十頁，2022年，8月28日‘C54xDSP的總線結構16位0-waitROMEBusCBusDBusPBusExt’lMemI/F16位0-waitDARAM第十二頁，共八十頁，2022年，8月28日表:各種讀/寫方法用到的總線讀/寫

地址

總線

PB

數據

總線

方式

PAB

CAB

DAB

EAB

PB

CB

DB

EB

程序讀

ü

ü

程序寫

ü

ü

單數據讀

ü

ü

雙數據讀

ü

ü

ü

ü

長數據(32位)讀

ü

(hw)

ü

(lw)

ü

(hw)

ü

(lw)

單數據寫

ü

ü

數據讀/數據寫

ü

ü

ü

ü

雙數據讀/系數讀

ü

ü

ü

ü

ü

ü

外設讀

ü

ü

外設寫

ü

ü

注：hw=高16位字，lw=低16位字。

第十三頁，共八十頁，2022年，8月28日三、‘C54xDSP的中央處理單元到總線MACALU17X17MPY40BITADDERRND,SAT40BITALUCMPSOPERATOR

(VITERBI)EXPENCODER桶式移位寄存器累加器40BITBARREL(-16,31)40BITACCA40BITACCB尋址單元8輔助寄存器2尋址單元第十四頁，共八十頁，2022年，8月28日1.算術邏輯運算單元(ALU)第十五頁，共八十頁，2022年，8月28日算術邏輯運算單元(ALU)ALU的輸入：X輸入端（2個來源）： 移位寄存器輸出

DB數據總線的操作數Y輸入端（4個來源）： 累加器A的數據 累加器B的數據 數據總線CB的數據存儲器操作數

T寄存器中的數據第十六頁，共八十頁，2022年，8月28日算術邏輯運算單元(ALU)ALU的輸出：ALU的輸出為40位；送往目的地：累加器A或累加器B第十七頁，共八十頁，2022年，8月28日2.累加器A和B保護位：防止計算過程中溢出AG、AH、AL、BG、BH、BL都是MMR累加器A和B的差別：A（31-16）可作為乘法器輸入39-3231-1615-0累加器AAGAHAL保護位高階位低階位39-3231-1615-0累加器BBGBHBL保護位高階位低階位第十八頁，共八十頁，2022年，8月28日3.桶形移位器第十九頁，共八十頁，2022年，8月28日桶形移位器輸入

DB（16位數）

DB、CB（32位數）累加器A或B（40位數）輸出

ALU的一個輸入端（40位數）

EB（16位數）第二十頁，共八十頁，2022年，8月28日桶形移位器的移位控制指令中的移位數就是移位的位數。移位數都是用2的補碼表示，正值表示左移，負值表示右移。移位數的來源：指令中的一個立即數(-16到15)；狀態寄存器ST1的累加器移位方式(ASM)位(-16到15)；或者T寄存器中最低6位的數值(-16到31)。例如:第二十一頁，共八十頁，2022年，8月28日桶形移位器應用舉例ADDA，-4,B;累加器A右移4位后加到累加器BADDA,ASM,B;累加器A按ASM規定移位后加到累加器BNORMA;按T寄存器中的數值對累加器歸一化第二十二頁，共八十頁，2022年，8月28日桶形移位器的任務在ALU運算前，對來自數據存儲器的操作數或者累加器的值進行定標;對累加器的值進行算術或邏輯移位對累加器歸一化處理對累加器的值存儲到數據存儲器之前進行定標第二十三頁，共八十頁，2022年，8月28日4.乘法器/加法器第二十四頁，共八十頁，2022年，8月28日乘法器/加法器特點乘法器/加法器與一個40-bit的累加器在一個單指令周期里完成17x17-bit的二進制補碼運算。乘法器/加法器單元由以下部分組成：乘法器，加法器，帶符號/無符號輸入控制，小數控制，零檢測器，舍入器（二進制補碼），溢出/飽和邏輯和暫存器（TREG）。乘法器有兩個輸入：一個是從TREG，數據存儲器操作數，或一個累加器中選擇；另一個則從程序存儲器，數據存儲器，一個累加器或立即數中選擇。另外，乘法器和ALU在一個指令周期里共同執行乘/累加（MAC）運算和并行的ALU運算。第二十五頁，共八十頁，2022年，8月28日5.比較、選擇、存儲單元第二十六頁，共八十頁，2022年，8月28日比較、選擇、存儲單元特點比較、選擇和存儲單元（CSSU）完成累加器的高位字和低位字之間的最大值比較，即選擇累加器中較大的字并存儲在數據存儲器中，改變狀態寄存器ST0中的測試/控制位和傳送寄存器（TRN）的值。同時，CSSU利用優化的片內硬件促進Viterbi型蝶形運算.第二十七頁，共八十頁，2022年，8月28日6.指數編碼器第二十八頁，共八十頁，2022年，8月28日7.CPU狀態和控制寄存器‘C54ｘ有3個狀態和控制寄存器:狀態寄存器0（ST0）(MMR:6)狀態寄存器1（ST1）(MMR:7)處理器工作方式狀態寄存器（PMST）(MMR:1D)PMST,ST0和ST1包括了各種條件和方式的狀態，PMST包括了存儲器配置狀態和控制信息。

第二十九頁，共八十頁，2022年，8月28日狀態寄存器0（ST0）第三十頁，共八十頁，2022年，8月28日狀態寄存器ST0各狀態位的功能(1)位名稱復位值功

能15-13ARP000輔助寄存器指針。這3位字段是在間接尋址單操作數時，用來選擇輔助寄存器的。當DSP處在標準方式時(CMPT=0)，ARP必定置成0。12TC1測試/控制標志位。TC保存ALU測試位操作的結果。TC受BIT、BITF、BITT、CMPM、CMPR、CMPS以及SFTC等指令影響。可以由TC的狀態(1或0)，決定條件分支轉移指令、子程序調用以及返回指令是否執行。如果下列條件成立，則TC=1：l

由BIT或BITT指令所測試的位等于1。l

執行CMPM、CMPR或CMPS比較指令時，比較一個數據存儲單元中的值與一個立即操作數、AR0與另一個輔助寄存器、或者一個累加器的高字與低字的條件成立。l

用SFTC指令測試某個累加器的第31位和第30位彼此不相同。第三十一頁，共八十頁，2022年，8月28日狀態寄存器ST0各狀態位的功能(2)累加器算術移位累加器邏輯移位條件分支轉移條件返回條件調用條件執行第三十二頁，共八十頁，2022年，8月28日狀態寄存器ST0各狀態位的功能(3)第三十三頁，共八十頁，2022年，8月28日狀態寄存器1（ST1）第三十四頁，共八十頁，2022年，8月28日狀態寄存器ST1各狀態位的功能(1)第三十五頁，共八十頁，2022年，8月28日狀態寄存器ST1各狀態位的功能(2)第三十六頁，共八十頁，2022年，8月28日狀態寄存器ST1各狀態位的功能(3)第三十七頁，共八十頁，2022年，8月28日狀態寄存器ST1各狀態位的功能(4)第三十八頁，共八十頁，2022年，8月28日處理器工作方式狀態寄存器（PMST）第三十九頁，共八十頁，2022年，8月28日寄存器PMST各狀態位的功能(1)第四十頁，共八十頁，2022年，8月28日寄存器PMST各狀態位的功能(2)第四十一頁，共八十頁，2022年，8月28日寄存器PMST各狀態位的功能(3)第四十二頁，共八十頁，2022年，8月28日寄存器PMST各狀態位的功能(4)第四十三頁，共八十頁，2022年，8月28日四、存儲器存儲空間分為程序空間，數據空間，I/O空間存儲器有ROM和RAM，其中，RAM又可以分為SARAM和DARAMsingle-accessRAM單訪問RAMdouble-accessRAM雙訪問RAM第四十四頁，共八十頁，2022年，8月28日存儲器功能程序空間包含執行指令和常量數據表數據空間用于存放指令的操作數I/O空間用于存儲器映射外設和存放數據第四十五頁，共八十頁，2022年，8月28日存儲器‘C54ｘ存儲空間（至少192K字）：至少64K字程序存儲空間64K字數據存儲空間64K字I/O空間‘C5402的程序存儲空間可擴展到1M字第四十六頁，共八十頁，2022年，8月28日表:TMS320C5402片內程序和數據存儲器片內存儲器：不需要插入等待狀態，成本低，功耗小。片外存儲器：存儲空間大第四十七頁，共八十頁，2022年，8月28日1.存儲器的配置處理器工作方式狀態寄存器（PMST）中的3個狀態位與片內存儲器的關系：MP/MC位：若MP/MC=0，則片內ROM安排到程序空間若MP/MC=1,則片內ROM不安排到程序空間OVLY位：若OVLY=1，則片內RAM安排到程序和數據空間若OVLY=0，則片內RAM只安排到數據存儲空間DROM位：當DROM=1，則部分片內ROM安排到數據空間當DROM=0，則片內ROM不安排到數據空間DROM如何用法與MP/MC的用法無關第四十八頁，共八十頁，2022年，8月28日5402存儲器的配置第四十九頁，共八十頁，2022年，8月28日2.程序存儲器C5402的外部程序存儲器可尋址1M字片內ROM、DARAM都可以映象為程序存儲器當PAGEN（程序地址生成器）發出的地址處片上內存儲器地址范圍地址以外時，CPU將自動對外部尋址第五十頁，共八十頁，2022年，8月28日表：TMS320C5402片內程序存儲器第五十一頁，共八十頁，2022年，8月28日‘C54ｘ片內2K字ROM（F800h~FFFFｈ）中的內容(ＴI公司定義)自舉加載程序，可從串行口、外部存儲器、I/O口、或者主機接口自舉加載。256字μ律壓擴表。256字A律壓擴表。256字正弦函數值查找表。中斷向量表。第五十二頁，共八十頁，2022年，8月28日3.數據存儲器‘C54ｘ數據存儲器容量64K字片內數據存儲器：SRAM，DARAM通過軟件，片內ROM可以映象為數據存儲器空間當CPU發出的地址落在片上存儲器范圍外部時，將自動地對外部存儲器空間尋址第五十三頁，共八十頁，2022年，8月28日5402的數據存儲器第五十四頁，共八十頁，2022年，8月28日片內RAM前1K配置圖MMR存儲器映象CPU寄存器：不需要插入等待周期MMR存儲器映象外圍電路寄存器：至少需要兩個周期第五十五頁，共八十頁，2022年，8月28日表：存儲器映象CPU寄存器第五十六頁，共八十頁，2022年，8月28日數據空間分頁機制原理第五十七頁，共八十頁，2022年，8月28日4.I/O存儲器I/O存儲空間：64K字I/O存儲空間全部片外訪問I/O空間指令：PORTR，PORTW第五十八頁，共八十頁，2022年，8月28日五TMS320C54x片內外設簡介1．通用I/O引腳2．定時器3．時鐘發生器4．主機接口（HPI）5．串行口6．軟件可編程等待狀態控制7．可編程分區轉換邏輯第五十九頁，共八十頁，2022年，8月28日1等待狀態控制目的是DSP訪問低速外部存儲器時，自動插入等待周期軟件等待狀態寄存器(SWWSR)，是存儲器映射寄存器，位于數據空間0028h軟件等待狀態控制寄存器（SWCR），是存儲器映射寄存器，位于數據空間002Bh可編程塊切換邏輯控制寄存器（BSCR）是存儲器映射寄存器，位于數據空間0029h第六十頁，共八十頁，2022年，8月28日軟件等待狀態寄存器(SWWSR)目的：與慢速存儲器或I/O設備接口產生等待狀態的兩種方法：（1）軟件可編程等待狀態發生器最多可使外部總線周期延長7個T（2）軟件和硬件混合產生等待狀態第六十一頁，共八十頁，2022年，8月28日軟件等待狀態寄存器框圖第六十二頁，共八十頁，2022年，8月28日軟件等待狀態寄存器(SWWSR)第六十三頁，共八十頁，2022年，8月28日軟件等待狀態寄存器(SWWSR)第六十四頁，共八十頁，2022年，8月28日軟件等待狀態寄存器

（SWWSR）的用法

用法：STM ＃2009ｈ，SWWSR2009ｈ＝0010000000001001，將在尋址I/O空間時插入2T，尋址程序空間時插入1T，尋址數據空間時不插入等待狀態。第六十五頁，共八十頁，20