ARMARMVGA大多數嵌入式產品的顯示終端都選擇LCD，但在某些需要大屏幕顯示的應用中，工業級LCD的價格比較昂貴，且現有的大屏幕顯示器(包括CRT顯示器和LCD顯示器)一般都采用統一的15針VGA顯示接口。三星公司ARM9S3C2410以其強大的功能和高性價比在目前嵌入式產品中得到廣泛的應用。筆者在開發基于ARM嵌入式平臺的血液流變測試儀的

D／A轉換ADV7120，將S3C2410自帶的LCD掃描式接口轉換為VGA接口，之能夠驅動VGAVGA接口介DVI(DigitalVisualInterface)。由于數字接口的標準還未統一，廠商支持各自的標準，導致數字接口的標準遲遲未定。VGA

VGA15針VGA接口信號定義如表1所列。除了2NC信號、3根顯示數據總線和5GND信號，比較重要的信號是3個RGB彩色分量信號和2個掃描同步信號HSYNC和VSYNC。VGA接口中彩色分量采用RS343電平標準。RS343電1V4個電平范圍是：白電平--+0.714V；黑電平--+0.054V；消隱電平--0V；同步電平---0.286VS3C2410LCD控制器簡三星公司的ARM9S3C2410功能強大，性價比高，在目前的嵌入式產品中得到了廣泛的應用。S3C2410帶VFRAME／VSYNC--LCD控制器和LCD驅動器之間的幀同步信號。該信號告訴LCD屏新一幀開始了。LCD控制器在一幀顯示完成后立即插入一個VFRAME信號，開始新一幀的顯示。VLINE／HSYNC--LCD控制器和LCD驅動器之間的行同步脈沖信號。該信號用于LCD驅動器將水平線(行)移位寄存器的內容傳送給LCD屏顯示。LCDLCD驅動器后，插入一個VLINE信號。VCLK--LCD控制器和LCD驅動器之間的像素時鐘信號。LCD控制在VCLK的上升沿處送出數據，LCDVM／VDEN--LCD驅動器的AC信號。VM信號被LCDVMVLINES3C2410的LCD控制寄存器主要有：LCDCON1寄存器、LCDCON2寄存器、LCDCON3寄存器、LCDCON4寄存器、LCDCON5設備的具體信息正確設置這些寄存器才能使S3C2410正常控制驅動不同的顯示屏。S3C2410的LCDREGBANK(控制寄存器組)、LCDCD-MA(DMA)、VIDPCS(信號處理單元)、LPC3600和TIMEGEN(時序信號產生單元)組成，如圖1所示。其中REGBANK包含17個可編程寄存器和幾個256×16的調色板器，用來配置LCD控制器并設置相應的參數；而LCDCDMA提供了信號的快速傳輸通道，自動通過系統總線從系統幀緩存中取出數據并傳輸到信號處理單元；VIDPCS將專用DMA中取出的信號整形并提高驅動能力等處理后，輸出到外部數據端口VD[23：0]；TIMEGEN和LPC3600負責產生LCD所需要的控制時序。VGA接口設利用高性能D／A轉換ADV7120將S3C24l0自帶的LCD掃描式接口轉換為VGA接口，然后用帶有ADV7120是ADI公司生產的高速數模轉換，其像素掃描時鐘頻率有30MHz、50MHz、80MHz三個等級。ADV7120在單上集成了3個獨立的8位高速D／A轉換器，可以分別處理紅、綠、藍數據，特別適用于高分辨率模擬接口的顯示終端和要求高速D／A轉換的應用系統。ADV7120的輸入及控制信號非常簡單：3組8位的數字數據輸入端，分別對應RGB數據，數據輸入端采用標準TTL電平接口；4條控制信號線包括復合同步信號SYNC、消隱信號BLANK、白電平參考信號REFWHITE和像CLOCK1.23V14RGB信號采用高阻電流源輸出方式，可以直接驅動75Ω同軸傳輸線；同步參考電流輸出信號Isync用來在綠模擬信號中編碼VGA接口的同步信號和LCD掃描式接口的同步信號是一致的。利用ADV7120S3C24l0的LCD掃描式接口轉換成VGA2所示。S3C2410HSYNCVSYNC直接接到VGA接口，VDEN信號(顯示數據有效信號)則被用于控制ADV7120芯片。由于ADV71201.2V

AD589PCBS3C2410相關寄存器設640×48060Hz、163所示VGA接口同步信號時序S3C2410中LCDCON1～LCDCON5CLKVAL：確定VCLK頻率的參數。為VCLK=HCLK／[(CLKVAL+1)×2]，單位為Hz。筆者所用的硬件系統HCLK=100MHz，640×480的顯示屏需要VCLK=20MHzCLKVAL=1。MMODEVMMMODE=O，為每幀變化模式。PNRMODEPNRMODE=0x3TFTLCD面板掃描模式。BPPMODEBPP(每像素位數)模式。在此選擇BPPMODE=0xCTFT16位模式。ENVIDENVID=1，為允許數據輸出和邏輯控制。3，VBPD=t3／t6=1.02mS／31.77μs=32。LINEVAL：確定顯示的垂直方向尺寸。：LINEVAL=YSIZE-1=4793，VFPD=t5／t6=0.35ms／31.77μs=11。t6=0.06ms／31.77μs=2。VBPD=t7×VCLK=1.89μs×25MHz=47HOZAL：確定顯示的水平方向尺寸。HOZAL=XSIZE-1=6393，HFPD=t9×VCLK=0.94μs×25MHz=24。HSPW：確定行同步時鐘脈沖寬度。描述行同步脈沖寬度時間內VCLK3，HSPW=3.77μs×25BPP24BL：確定顯示數據格式。此處設置BPP24BL=0x0，為小端模式存放。FRM56516FRM565=0x15：6：5格式輸出。INVVCLKVCLK脈沖有效邊沿極性。根據屏幕信息確定，此處選擇INVVCLK=0xl，VCLK上升沿到來時數據傳INVVLlNEHSYNC3可知，為負極性，設置INVVLINE=0x1選擇負極性脈沖。INVVFRAME：確定VSYNC3可以看出，為負極性，故設置INVVFRAME=0x1選擇負極性脈沖。INVVD：確定數據輸出的脈沖極性。根據屏幕信息確定，此處設置INVVD=0x0選擇正極性脈沖。INVVDEN：確定VDEN信號極性。根據屏幕信息確定，此處設置INVVDEN=0x0為正極性脈沖。INVPWRENPWRENNVPWREN=0x0為正極性脈沖。INVLENDLEND信號極性。根據屏幕信息確定，此處設置INVLEND=0x0為正極性脈沖。PWREN：PWRENPWREN=0xlPWREN輸出。BSWP：字節交換控制位。根據各自需要設置，此處設置BSWP=0x0，字節交換S3C241024VGA接口，但當處理器數據總線負載過大時，顯示效果就不太理想。具體S3C2410640×480×60Hz×24位(640×48060Hz、24位色彩)模式下的數據帶寬為：640×480×60×4／(1024×1024)=70.3MB／s(2432位數據量)，這些數據都需要利用DMA方式通過系統的數據總線從SDRAM中獲得。而S3C2410100MHz的總線頻率下，32位內存的峰值帶100×32／8=400MB／s100～200MB／s70.3MB／sS3C2410處理器過于沉重了，顯示器的屏幕經常會出現短暫的黑屏。這是因為系統總線太忙，LCD掃描式接口的數據跟不上，掃描時鐘的CRT16640×480×60×2／(1024×1024)=35.2MB／s1660Hz640×480的VGA圖形。16640×40×60Hz顯示，并且如果采用LCD作為顯示界面，DT顯示器不同，LD30Hz的情況下正常顯示。本設計對解決基于ARM的嵌入式系統中大屏幕顯示方面的問題有很大的實用價值和借鑒意義。自 DVI-DVI8Gbps再發展成適用于傳輸無壓縮、晰度的信號，近年推出的投影機、等離子及LCD顯示屏均設有這個輸出