1電子線路設計、測試與實驗華中科技大學電子與信息工程系HUAZHONGUNIVERSITYOFSCIENCEANDTECHNOLOGY計數、譯碼、顯示電路-簡易數字鐘的設計與實現18周數字階段操作考試計數、譯碼、顯示電路（實驗二十一P159）實驗目的實驗內容與具體要求計數器40161的邏輯功能及其應用譯碼顯示電路的構成實驗注意事項一、實驗目的

掌握40161的邏輯功能及使用方法；掌握同步計數器的設計與實現方法；掌握譯碼、顯示電路的構成及使用方法；

學習小型數字電路設計、組裝與調試的方法。二、實驗內容與具體要求(P133)

-設計組裝實現簡易數字鐘組裝數字鐘實現計時、清零、校時與定時鬧鐘功能。用161設計并組裝60進制計數、譯碼、顯示電路;CP=1Hz時，利用數碼管調試60進制計數、譯碼、顯示電路觀察并記錄實驗結果；CP=1kHz時(信號源)，觀測并記錄60進制計數器個位輸出Q0、Q1、Q2、Q3以及CP的波形，比較它們的時序關系。注意：示波器觸發源的選擇。*利用發光二極管搭建60進制計數器個位輸出的顯示電路;設計并組裝24進制計數、譯碼、顯示電路;簡易數字電子鐘電路*基本功能要求：①

準確計時，以數字形式顯示時、分的時間；②

小時的計時要求為“24進制”，分的計時要求為60進位；③

校正時間。當數字鐘接通電源或者計時出現誤差時，需要校正時間（或稱校時）。校時是數字鐘應具備的基本功能。對校時電路的要求是，在小時校正時不影響分的正常計數；在分校正時不影響小時的正常計數。數字鐘電路系統的組成框圖

數字鐘電路系統由主體電路和擴展電路兩大部分所組成

振蕩器產生穩定的高頻脈沖信號，作為數字鐘的時間基準，再經分頻器輸出標準秒脈沖秒計數器計滿60后向分計數器進位

分計數器計滿60后向小時計數器進位

小時計數器按照“23:59:59翻0”規律計數

計數器的輸出經譯碼器送顯示器

計時出現誤差時可以用校時電路進行校時、校分、校秒擴展電路必須在主體電路正常運行的情況下才能進行功能擴展

三、計數器40161的邏輯功能及其應用4位二進制同步加(遞增)計數器P161表5.21.4CC40161功能表1.40161的邏輯功能:清零使能數據輸入置數進位置數ET=ETT&ETPCO=Q3Q2Q1Q0ETCP操作狀態0xxx異步清零10x同步預置110保持111計數1.40161的時序波形圖2.構成任意進制計數器的方法

利用同步預置清零利用異步清零優點：清零可靠輸出沒有毛刺反饋清零反饋置數3.構成多位計數器的級聯方法串行進位（異步）優點：簡單；缺點：速度較慢六十進制計數器:出現競爭冒險的可能性較大六十進制計數器并行進位（同步）優點：速度較快；缺點：較復雜。3.構成多位計數器的級聯方法PinAssignmentsTopViewSegmentIdentificationDisplay:燈測試滅燈鎖存A3A0A1A2譯碼器CD4511BC四、譯碼顯示電路的構成BCD-to-7SegmentLatch/Decoder/Driver*Dependsupon theBCDcodeappliedduringthe0to1transitionofLE.X=Don’tCareTruthTableLightEmittingDiode(LED)Readout2.共陰七段顯示器3.譯碼顯示電路的構成公共限流電阻五、實驗注意事項1．電源 （VDD=＋5V、VSS=地） 核對無誤，再接入！2．輸出端切忌短路、線與！3．CMOS電路多余輸入端——

不能懸空4．電路圖一定要標上芯片引腳號5．芯片管腳圖6.CMOS電路驅動TTL電路的能力有限。六、進度安排16周：計時、清零功能安裝與調試17周：數字鐘基本及擴展功能調試與驗收17周：綜合