Part2第十三章 數字系統設計_第1頁
Part2第十三章 數字系統設計_第2頁
Part2第十三章 數字系統設計_第3頁
Part2第十三章 數字系統設計_第4頁
Part2第十三章 數字系統設計_第5頁
已閱讀5頁，還剩28頁未讀， 繼續免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

復雜數字系統設計數字系統構成DatapathCircuit:實現對數據的操作和存儲，以及數據在系統中的傳輸，主要包括寄存器、移位寄存器、計數器、數據選擇器、譯碼器、加法器等；ControlCircuit:控制DatapathCircuit的操作設計舉例實現除法器設計舉例實現除法器ASMchartDatapathCircuit設計舉例ControlCircuit設計舉例設計是否最優？設計舉例作業用Verilog語言實現前述的除法器，并在Quartus軟件上進行仿真。比較綜合后的電路和前述電路的差別。排序操作對存儲在k個寄存器中的數據按照從小到大順序進行排序，設計完成此功能的電路。排序操作時鐘同步時鐘偏移(ClockSkew)一個同步系統中的多個觸發器，時鐘信號到達這些觸發器的時間的不同(差異)，稱之為時鐘偏移。時鐘同步對于同步時序電路，應該盡可能的減少時鐘偏移。時鐘同步對于同步時序電路，應該盡可能的減少時鐘偏移。在PLD或者FPGA內部，應該盡可能使用全局時鐘網絡(globalclock)。系統剛上電時應該將電路復位到一個初始的狀態。如將觸發器的異步復位連接到一個低偏移的復位信號（很多器件提供全局復位信號）。時鐘同步觸發器時序分析建立時間：時鐘有效邊緣到來之前，輸入信號保持穩定的最短時間tsu(CMOS3ns)；保持時間：時鐘有效邊緣到來之后，輸入信號保持穩定的最短時間th(CMOS2ns)。觸發器時序分析觸發器時序分析tsu觸發器時序分析保持時間th觸發器異步輸入異步輸入信號與時鐘信號沒有確定的時間先后關系，違反了觸發器建立時間和保持時間，導致觸發器輸出為亞穩態(metastablestate).觸發器最終要進入一個穩定的狀態(0,1),但是從亞穩態恢復到穩態所需要的時間不可預測。觸發器異步輸入1.J.F.Wakerly,DigitalDesignPrinciplesandPractices(Prentice-Hall:EnglewoodCliffs,NJ,1990).2.C.J.Myers,AsynchronousCircuitDesign,(Wiley:NewYork,2001).為了避免異步時鐘域產生錯誤的采樣電平，一般使用RAM、FIFO緩存的方法完成異步時鐘域的數據轉換。最常用的緩存單元是DPRAM，在輸入端口使

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業或盈利用途。
  • 5. 人人文庫網僅提供信息存儲空間，僅對用戶上傳內容的表現方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論