新型硅控整流器（SCR）的數字和

高壓的ESD電源鉗位匯報人:馬藝珂劉明雪

王鑫背景知識隨著集成電路特征尺寸不斷減小，靜電放電（ElectrostaticDischarge，ESD）的影響已經成為制約集成電路產品可靠性的重要原因。據統計，集成電路產品電學失效機制中，大約有40%與ESD沖擊有關。為了提高集成電路抗ESD沖擊能力，就必須對內部電路進行ESD保護電路設計。有效的ESD鉗位保護電路可以大大提升整個芯片的抗ESD的能力，必須具備以下特點：觸發電壓適當。一方面要較小，便于及時觸發；另一方面要大于VDD與VSS的電壓差，避免VDD和VSS導通。導通電阻小，能容納ESD泄放時的大電流。泄漏電流小。電路正常工作時，鉗位電路應處于關閉狀態，泄漏電流必須足夠小，否則會影響內部電路性能和增大電路的靜態功耗。能夠防止閂鎖效應。由于鉗位電路處于電源/地之間，屏蔽閂鎖尤為重要，否則會使整個電路失效。閂鎖效應閂鎖效應是CMOS工藝所特有的寄生效應，嚴重會導致電路的失效，甚至燒毀芯片。閂鎖效應是由NMOS的有源區、P襯底、N阱、PMOS的有源區構成的n-p-n-p結構產生的，當其中一個三極管正偏時，就會構成正反饋形成閂鎖。靜電是一種看不見的破壞力，會對電子元器件產生影響。ESD和相關的電壓瞬變都會引起閂鎖效應（latch-up）是半導體器件失效的主要原因之一。ESD防護窗口ESD防護窗口與特征尺寸關系常用的ESD鉗位保護電路及特點分析柵耦合MOS管(GCMOS)、級聯二極管串（CDS）、可控硅管(SCR)等。

GCMOS是最常用的鉗位保護電路，但其單位面積抗ESD的能力差，獲得高ESD保護能力時需版圖面積過大。

CDS管結構簡單，鉗位能力強，但CMOS工藝下會出現Darlington效應，影響泄放能力。

SCR管單位面積抗ESD能力強，泄漏電流小，但其特有的Snapback特性容易造成閂鎖效應。新型ESD鉗位保護電路由于閂鎖的問題，尤其是在高電壓應用，可控硅的（SCR）ESD保護主要問題是加在電源芯片上其固有的低的保持電壓。在這里，我們提出一個內嵌在NMOS中的SCR（MISCR），表現出幾乎沒有回滯效應和良好的防靜電魯棒性，這是合格的片上功率鉗位ESD保護。通過改變層疊數，堆疊的器件獲得了一系列的觸發和保持電壓，也可用于高電壓的ESD電源鉗位應用。新型ESD鉗位保護電路

圖2LVTSCR剖面圖

圖3MISCR剖面圖新型ESD鉗位保護電路圖3LVTSCR和MISCR等效電路圖

TLP測試結果圖4LVTSCR和MISCR的TLP測試圖

TLP測試結果圖5不同N阱長度下的TLP測試圖模擬電流密度分布圖6MISCR和LVTSCR的電流密度分布堆疊電路圖7MISCR結構的堆疊電路圖SOI工藝下MISCR器件結構圖8SOIBCD工藝下的MISCR器件結構圖9（a）不同的N阱長度和堆疊個數下MISCR的TLP測試結果。圖9（b）不同的N阱長度和堆疊個數下MISCR的TLP測試結果。結論在CMOS工藝和SOIBCD工藝下，MISCR結構實現了幾乎沒有回滯現象和良好的ESD魯棒性。陽極電極直接連接到中央的N+注入，這個N+注入是跨在N阱和P阱的PN結上的，因此具有低的觸發電壓。通過改變N阱的長度，可以調整保持電壓，并保持其回滯電壓在小范