第一章開關理論基礎（習題一）數字邏輯與數字系統習題解答第一章開關理論基礎（習題一）數字邏輯與數字系統習題解答11-8用布爾代數化簡邏輯函數表達式。(1)F=(A+B)(AB)=AB(2)F=A+ABC+ABC+CB+CB=A+BC+BC(3)F=AB+AB+AB+AB=0(5)F=ABCD+ABD+BCD+ABCD+BC=AB+BC+BD(4)F=(A+B+C)(A+B+C)=(A+B)+CC=A+B(6)F=AC+ABC+BC+ABC=BC(7)F=AB+ABC+A(B+AB)=0(8)F=(A+B)+(A+B)+(AB)(AB)=01-8用布爾代數化簡邏輯函數表達式。(1)F=(A+B21-9將下列函數展開為最小項表達式。(1)F(A,B,C)=A(B+C)=A+BC=Σ(1,4,5,6,7)(2)F(A,B,C,D)=AB+ABD(B+CD)=Σ(4,5,6,7,9,12,14)1-9將下列函數展開為最小項表達式。(1)F(A,B,31-10用卡諾圖法化簡下列各式。(2)F=ABCD+ABCD+AB+AD+ABC=AB+AD(1)F=AC+ABC+BC+ABC=C111111ABCD0001111000011110ABC0001111001000011111-10用卡諾圖法化簡下列各式。(2)F=ABCD+4(3)F=AB+AB+BC+AC=A+B+CABC000111100111111111-10用卡諾圖法化簡下列各式。ABC00011110011111111(4)F=AB+(A+B)(A+C)+A(A+C)=AB+A(A+C)+B(A+C)=A+B+C(3)F=AB+AB+BC+AC=A+B+CABC005(5)F(A,B,C)=Σm(1,3,5,7)=C(6)F(A,B,C,D)=Σm(3,4,5,6,9,10,12,13,14,15)ABC000111100111111-10用卡諾圖法化簡下列各式。1111111111ABCD0001111000011110(5)F(A,B,C)=Σm(1,3,5,7)=61-10用卡諾圖法化簡下列各式。(7)F(A,B,C,D)=Σm(0,1,2,5,6,7,8,9,13,14)(8)F(A,B,C,D)=Σm(0,13,14,15)+Σφ(1,2,3,9,10,11)1111111111ABCD0001111000011110Φ1ΦΦ1ΦΦ1Φ1ABCD00011110000111101-10用卡諾圖法化簡下列各式。(7)F(A,B,C71-11利用與非門實現下列函數，并畫出邏輯圖。(1)F=ABC+ABC=AC=AC(2)F=(A+B)(C+D)=ABCD1-11利用與非門實現下列函數，并畫出邏輯圖。(1)81-11利用與非門實現下列函數，并畫出邏輯圖。(1)F=ABC+ABC=AC=AC(2)F=(A+B)(C+D)=ABCD1-11利用與非門實現下列函數，并畫出邏輯圖。(1)91-12利用或非門實現下列函數，并畫出邏輯圖。(1)F=AB+AC解：①F=AB+AC=ABAC=(A+B)(A+C)=(A+B)+(A+C)

然后，兩次求反即可。②先求對偶式的最簡與非表達式：F’=(A+B)(A+C)=ABAC再對F’求對偶式：F=(A+B)+(A+C)③先求F的反函數：F=AB+AC再對F三次求反得：F=(A+B)+(A+C)(2)F(A,B,C,D)=Σm(0,1,2,4,6,10,14,15)=A+B+C+A+B+C+A+D+C+D1-12利用或非門實現下列函數，并畫出邏輯圖。(1)101-15寫出下面邏輯圖的函數表達式，要求表出每一級門的輸出。CDDCAB第一級門第二級門第三級門CDCDABCD+CDAB(CD+CD)1-15寫出下面邏輯圖的函數表達式，要求表出每一級門的輸111-20輸入信號A、B、C的波形如下所示。試畫出F1、F2的波形圖。ABBACF2F1F1=A⊕BF2=F1⊕C解：CABF1F21-20輸入信號A、B、C的波形如下所示。試畫出F1、F12（習題二）第二章組合邏輯（習題二）第二章組合邏輯13T2.1分析下圖所示的邏輯電路，寫出表達式并進行簡化。ABFF=AB+B=ABABCFF=ABBABCCABC=AB+AC+BC+BC=AB+BC+BCT2.1分析下圖所示的邏輯電路，寫出表達式并進行簡化。14T2.2分析下圖所示的邏輯電路，寫出表達式并進行簡化。ABCFDBDBCCDADBDF=ADADBDBDBCCDCF=AD+BD+C[解]經化簡后為：T2.2分析下圖所示的邏輯電路，寫出表達式并進行簡化。15T2.3分析下圖所示邏輯電路，其中S3、S2、S1、S0為控制輸入端，列出真值表，說明F與A、B的關系。F1=A+BS0+BS1F2=ABS2+ABS3AABAB000011011F1S1S01A+BA+BA00011011F2S3S2F1F1F1F100××01××10××11××F=F1F2S3S2S1S0AABAB0××00××01××10××11F=F1F2

S3S2S1S0ABS1S0FS3S2F2F1F=F1F2=A+BS0+BS1T2.3分析下圖所示邏輯電路，其中S3、S2、S1、S016T2.4分析下圖所示邏輯電路，列出真值表，說明其邏輯功能。當A、B、C三個變量中有兩個及兩個以上同時為“1”時，F2=1。[解]ABF1CF2F1=ABC+ABC+ABC+BC=ABC+ABC+ABC=A(B+C)+ABCF2=AB+BC+AC=AB+BC+AC當B≠C時，F1=A；當B=C=1時，F1=A；當B=C=0時，F1=0。T2.4分析下圖所示邏輯電路，列出真值表，說明其邏輯功能17T2.5右圖所示為數據總線上的一種判零電路，寫出F的邏輯表達式，說明該電路的邏輯功能。只有當變量A0~A15全為0時，F=1；否則，F=0。因此，電路的功能是判斷變量是否全部為邏輯“0”。[解]FA0A3A4A7A8A11A12A15F=A0A1A2A3+A4A5A6A7+A8A9A10A11+A12A13A14A15

=A0A1A2A3A4A5A6A7A8A9A10A11A12A13A14A15T2.5右圖所示為數據總線上的一種判零電路，寫出F的邏輯18T2.6分析下圖所示邏輯電路，列出真值表，說明其邏輯關系。這是一個四選一的數據選擇器。真值表如下：[解]F=A1A0X0+A1A0X1+A1A0X2+A1A0X3

A1X0X1X2FX3A0X0X1X2X300011011FA1A0T2.6分析下圖所示邏輯電路，列出真值表，說明其邏輯關系19T2.7下圖所示為兩種十進制數代碼轉換器，輸入為余三碼，問：輸出為什么代碼？這是一個余三碼至8421BCD碼轉換的電路。ABCWDXYZABCDWXYZ00110100010101100111100010011010101111000000000100100011010001010110011110001001[解]W=AB+ACDX=BC+BD+BCDY=CD+CDZ=DT2.7下圖所示為兩種十進制數代碼轉換器，輸入為余三碼，20T2.8下圖是一個受M

控制的4位二進制碼和格雷碼的相互轉換電路。

M=1時，完成自然二進制碼至格雷碼轉換；

M=0時，完成相反轉換。請說明之。X0MX1X2X3Y0Y1Y2Y3Y3=X3Y2=X2+

X3Y1=X1+(MX2+MY2)Y0=X0+(MX1+MY1)Y3=X3Y2=X2+

X3Y1=X1+X2Y0=X0+X1Y3=X3Y2=X2+

X3Y1=X1+X2+

X3Y0=X0+X1+X2+

X3[解]當M=1時：當M=0時：列真值表如下：T2.8下圖是一個受M控制的4位二進制碼和格雷碼的相21由真值表可知：M=1時，完成8421BCD碼到格雷碼的轉換；M=0時，完成格雷碼到8421BCD碼的轉換。00000001001100100110011101010100110011011111111010101011100110000000000100100011010001010110011110001001101010111100110111101111Y3Y2Y1Y0X3X2X1X0M=1的真值表00000001001000110100010101100111100010011010101111001101111011110000000100110010011001110101010011001101111111101010101110011000Y3Y2Y1Y0X3X2X1X0M=0的真值表由真值表可知：M=1時，完成8421BCD碼到格雷碼的轉22T2.9在有原變量又有反變量的輸入條件下，用與非門設計實現下列函數的組合電路：111Φ1Φ1Φ1ΦABCD000111100001111011111111ABCD0001111000011110(1)F(A,B,C,D)=Σ(0,2,6,7,10,13,14,15)=ABDABDBCCD(2)F(A,B,C,D)=Σ(2,4,5,6,7,10)+φ(0,3,8,15)=ABBDT2.9在有原變量又有反變量的輸入條件下，用與非門設計實23T2.10設輸入既有原變量又有反變量，用與非門設計實現下列函數的多輸出電路。111111111ABCD00011110000111101111111111ABCD0001111000011110(2)F(A,B,C,D)=Σ(2,5,8,9,10,11,12,13,14,15)=A+BCD+BCD(1)F(A,B,C,D)=Σ(2,4,5,6,7,10,13,14,15)=AB+BC+BCD+BCDT2.10設輸入既有原變量又有反變量，用與非門設計實現下24T2.11設輸入既有原變量又有反變量，用或非門設計實現下列函數的組合電路：(1)F(A,B,C,D)=Σ(0,1,2,4,6,10,14,15)[解]F=AC+ABD+BCDF=ACABDBCD=(A+C)(A+B+C)(B+C+D)兩次求反后得：F=(A+C)+(A+B+C)+(B+C+D)(2)F(A,B,C,D)=A+B+B+CAB[解]F=A+B+B+C+A+B兩次求反后得：T2.11設輸入既有原變量又有反變量，用或非門設計實現下25T2.12設輸入只有原變量而無反變量，試用最少的三級與非門實現下列函數：(1)F(A,B,C,D)=AB+AC+AB[解]F=ABACAB(2)F(A,B,C,D)=Σ(1,2,5,6,8,9,10)[解]F=ABCBCDACDBCD或F=ABCBCDACDABD1111111ABCD00011110000111101111111ABCD0001111000011110T2.12設輸入只有原變量而無反變量，試用最少的三級與非26T2.13設輸入只有原變量沒有反變量，試用或非門實現下列函數組合電路：000000ABCD00011110000111101111111111ABCD0001111000011110(1)F(A,B,C,D)=(A+B+C)(A+B)(A+B+C)(B+C)[解]先由F→F’，在由F’→F，得：F=A+B+C(2)F(A,B,C,D)=Σ(0,1,5,7,10,11,12,13,14,15)[解1]F=ABC+AB+BD+AC=A+B+C+A+B+B+D+A+C[解2]先求反函數：

F=ABC+ABD+ABC再對其反函數三次求反得：F=A+B+C+A+B+D+A+B+CT2.13設輸入只有原變量沒有反變量，試用或非門實現下列27T2.14已知輸入信號A,B,C,D的波形如下圖所示，選擇適當的集成邏輯門電路，設計產生輸出F波形的組合電路（輸入無反變量）。ABCDF00000001001000110100010101100111100010011010101111001101111011110101110011111000111111111ABCD0001111000011110F=AB+BD+BCD+ABC(或ACD)T2.14已知輸入信號A,B,C,D的波形如下圖所示，選28T2.15用紅、黃、綠三個指示燈表示三臺設備的工作情況：綠燈亮表示全部正常；紅燈亮表示有一臺不正常；黃燈亮表示有兩臺不正常；紅、黃燈全亮表示三臺都不正常。列出控制電路真值表，并選出合適的集成電路來實現。[解]設：三臺設備分別為A、B、C：“1”表示有故障，“0”表示無故障；紅、黃、綠燈分別為Y1、Y2、Y3：“1”表示燈亮；“0”表示燈滅。據題意列出真值表如下：ABCY1Y2Y3000001010011100101110111001100100010100010010110Y1=A+B+CY2=BC+A(B+C)Y3=ABC=A+B+CT2.15用紅、黃、綠三個指示燈表示三臺設備的工作情況29T2.16用八選一數據選擇器實現下列函數：(1)

F(A,B,C,D)=Σ(0,4,5,8,12,13,14)(2)F(A,B,C,D)=Σ(0,3,5,8,11,14)+Σφ(1,6,12,13)解：選BCD為地址，則D0=D4=D5=1,D6=A，D1=D2=D3=D7=0如圖（1）所示。解：選BCD為地址，則D0=D3=D5=D6=1，D1=D2=D4=D7=0如圖（2）所示。D0D1D2D3D4D5D6D7STA2A1A0YAF1BCD圖(1)D0D1D2D3D4D5D6D7STA2A1A0YF1BCD圖(2)T2.16用八選一數據選擇器實現下列函數：(1)F(A30T2.17用兩片雙四選一數據選擇器和與非門實現循環碼至8421BCD碼轉換。解：(1)畫函數卡諾圖；(2)寫邏輯函數表達式：(3)畫邏輯圖：0110010101000011ΦΦΦ0010ΦΦΦ00010111100010010000ABCD0001111000011110W=BCDX=ABD+BCDY=ABC+ABDZ=AB(CD+CD)+CD(AB+AB)+ABCDT2.17用兩片雙四選一數據選擇器和與非門實現循環碼至31W=BCDX=ABD+BCDY=ABC+ABDZ=AB(CD+CD)+CD(AB+AB)+ABCDAENA1A0Y10123WBDENY20123XSTCCMUXCENA1A0Y10123YABENY20123ZSTDMUXCDDDCCW=BCDAENA1A0Y10123WBDE32T2.18用一片74LS148和與非門實現8421BCD優先編碼器。Y001234567ENY08:3優先編碼器Y1Y2STI0I1I2I3I4I5I6I7I8I9Y1Y2Y3T2.18用一片74LS148和與非門實現8421BCD33T2.19用三片74LS138組成一個5:24線譯碼器。012BIN/OCTA2A1A0Y01&ENY7Y0Y7A3A4A2A1A0012BIN/OCTY0&ENY7Y8Y15012BIN/OCTA2A1A0Y0&ENY7Y16Y2301......110......1................................11......00000000001...0111110000...11111Y0Y1......

Y31A4A3A2A1A0T2.19用三片74LS138組成一個5:24線譯碼器34T2.19用四片74LS139組成一個5:24線譯碼器。Y8

Y11Y12

Y15ENA0

A1ENA0

A1Y0Y1Y2Y3Y0Y1Y2Y3ENA0

A1ENA0

A1Y0Y1Y2Y3Y0Y1Y2Y3Y16

Y19Y20

Y23A0

A1A0

A1A4

A2

A3ENA0

A1ENA0

A1Y0Y1Y2Y3Y0Y1Y2Y3ENA0

A1ENA0

A1Y0Y1Y2Y3Y0Y1Y2Y3A0

A1A0

A1A0

A1A0

A1Y0

Y3Y4

Y7T2.19用四片74LS139組成一個5:24線譯碼器。352.20

用一片4:16線譯碼器將8421BCD碼轉換成余三碼，寫出表達式。十進制數8421碼余三碼012345678900000001001000110100010101100111100010010011010001010110011110001001101010111100W(A,B,C,D)=Σ(5,6,7,8,9)X(A,B,C,D)=Σ(1,2,3,4,9)Y(A,B,C,D)=Σ(0,3,4,7,8)Z(A,B,C,D)=Σ(0,2,4,6,8)2.20用一片4:16線譯碼器將8421BCD碼轉換成36A0A1A2A3Y0Y1DCBAY15Y0Y15G1G2AG2BY1......4：16線譯碼器WY5Y6Y7Y8Y9XY1Y2Y3Y4Y9YY0Y3Y4Y7Y8ZY0Y2Y4Y6Y8W(A,B,C,D)=Σ(5,6,7,8,9)=Y5+Y6+Y7+Y8+Y9=Y5Y6Y7Y8Y9X(A,B,C,D)=Σ(1,2,3,4,9)=Y1+Y2+Y3+Y4+Y9=Y1Y2Y3Y4Y9Y(A,B,C,D)=Σ(0,3,4,7,8)=Y0+Y3+Y4+Y7+Y8=Y0Y3Y4Y7Y8Z(A,B,C,D)=Σ(0,2,4,6,8)=Y0+Y2+Y4+Y6+Y8=Y0Y2Y4Y6Y8A0Y0DY15Y0Y15G1G2AG2BY1...37T2.21

使用一個4位二進制加法器設計下列十進制代碼轉換器：（1）8421BCD碼轉換為余三碼；（2）余三碼轉換為8421BCD碼。74LS283A0A1A2A3S0S1S2S30123CO0123COCIB0B1B2B3ΣCIS0S1S2S374LS283A0A1A2A3S0S1S2S30123CO0123COCIB0B1B2B3ΣCIS0S1S2S38421BCD碼1100余三碼174LS283A0A1A2A3S0S1S2S30123CO0123COCIB0B1B2B3ΣCIS0S1S2S38421BCD碼0011余三碼T2.21使用一個4位二進制加法器設計下列十進制代碼轉38T2.22

用74LS283加法器和邏輯門設計實現一位8421BCD碼加法器電路，輸入輸出均為BCD碼。74LS283A0A1A2A3S0S1S2S30123CO0123CIB0B1B2B3ΣCICOS0S1S2S3組合電路C3Y0Y1Y2Y374LS283加法器的輸出8421BCD碼的輸出Y3Y2Y1Y0C3S3S2S1S0CO0000...10011010...111100000001001000110...00...011110000...10010000...010101100111100010010...01...11111T2.22用74LS283加法器和邏輯門設計實現一位8390000/10100/1011000100001/10101/10111001110010011/10101000110000010/101000000Y3Y2Y1Y00001111000011110ΦΦΦ1000/1ΦΦΦ1001/1ΦΦΦ0111/1ΦΦΦ0110/1Y3Y2Y1Y00001111000011110輸出排列：

S3S2S1S0/CO化簡時應注意：

當C3=1時，除m0、m1、m2、m3外，其余各項均按無關項處理；當C3=0時，則不存在無關項。當C3=0時：當C3=1時：0000/10100/1011000100001/10101400000/10100/1011000100001/10101/10111001110010011/10101000110000010/101000000Y3Y2Y1Y00001111000011110ΦΦΦ1000/1ΦΦΦ1001/1ΦΦΦ0111/1ΦΦΦ0110/1Y3Y2Y1Y00001111000011110當C3=0時：當C3=1時：S3=Y1C3+Y3Y2Y1C3S2=Y1C3+Y3Y2C3+Y2Y1C3S1=Y1C3+Y3Y2Y1C3+Y3Y1C3S0=Y0C3+Y0C3=Y0CO=C3+Y3Y2C3+Y3Y1C3S3=Y1C3+Y3Y2Y1S2=Y1C3+Y3Y2+Y2Y1S1=Y1C3+Y3Y2Y1+Y3Y1S0=Y0C3+Y0C3=Y0CO=C3+Y3Y2+Y3Y1經進一步化簡為：0000/10100/1011000100001/1010141B3B2B1B0G3G2G1G0000000010010001101000101011001111000100110101011110011011110111100000001001100100110011101010100110011011111111010101011100110001111100101010011111010000100001011011011011100011100101001100000B3B2B1B00001111000011110G3=B3G2=B2+

B3G1=B1+B2G0=B0+B1B0B1B2B3G0G1G2G3ENT2.23

設計二進制碼/格雷碼轉換器。輸入為二進制碼B3B2B1B0，輸出為格雷碼，EN為使能端，EN=0時執行二進制碼→格雷碼轉換；EN=1時輸出為高阻。B3B2B1B0G3G2G1G0042T2.24

設計一個4bit二進制乘法器。輸入為兩個4bit二進制數A=A3A2A1A0和B=B3B2B1B0，輸出為8bit乘積P=P7P6P5P4P3P2P1P0。A0A1A2A3BiWi0Wi1Wi2Wi3位積模塊[解]乘法器的算法：1011......被乘數A×1101......乘數B1011......位積A*B0+0000......位積A*B10101........部分積之和+1011......位積A*B21101.........部分積之和+1011......位積A*B310001111......P7P6P5P4P3P2P1P0T2.24設計一個4bit二進制乘法器。輸入為兩個4bi43A3A2A1A0B3B2B1B0P7P6P5P4P3P2P1P0M3M2M1M0COCIΣ3COCIΣ2COCIΣ1A3A2A1A0B3B2B1B0P7P644T2.25

設計一個以10為模的補碼產生器。N為0~9中的一個數符，C為N的補碼，N和C均為8421BCD碼，EN為使能端。ΦΦ01001000ΦΦ001101110001Φ010110010010Φ01100000N3N2N1N00001111000011110N3N2N1N0C3C2C1C000000001001000110100010101100111100010010000100110000111011001010100001100100001C3=N3N2N1N0+N2N1N0C2=N3N1+N2N1N0+N3N1N0C1=N1N0+N2N1N0+N3N1N0C0=N1T2.25設計一個以10為模的補碼產生器。N為0~9中的45T2.26

設計一個血型配比指示器。輸血時供血者和受血者的血型配對情況如圖所示。要求供血者血型和受血者血型符合要求時綠燈亮；反之，紅燈亮。F1=Σ(0,2,5,6,10,12,13,14,15)F2=F1XY

MNF1(綠)F2(紅)000000010010001101000101011001111000100110101011110011011110111110011001011010010101100110101010供血者受血者O型O型A型A型B型B型AB型AB型[解]

用XY表示供血者代碼，MN表示受血者代碼。代碼設定如下：XY=00A型MN=00A型

01B型01B型

10AB型10AB型

11O型11O型T2.26設計一個血型配比指示器。輸血時供血者和受血者的46T2.27

設計一個5人表決電路。同意者過半則表決通過，綠燈亮；否則，表決不通過則紅燈亮。F=Σ(7,11,13,14,15,19,21,22,23,25,26,27,28,29,30,31)FY7Y31解：采用門電路與4個3-8線譯碼器配合實現之。T2.27設計一個5人表決電路。同意者過半則表決通過，綠47白中英數字邏輯習題答案課件48（習題三）第三章時序邏輯（習題三）第三章時序邏輯49T3.1寫出觸發器的次態方程，并根據已給波形畫出輸出Q的波形（設初始狀態為1

）。abcQQQn+1=(b+c)+aQna+bc=1T3.1寫出觸發器的次態方程，并根據已給波形畫出輸出Q50T3.2

說明由RS觸發器組成的防抖動電路的工作原理，畫出對應輸入波形的輸出波形。SQRQT3.2說明由RS觸發器組成的防抖動電路的工作原理，51T3.3

已知JK信號如圖，請分別畫出主從JK觸發器和負邊沿JK觸發器的輸出波形（設觸發器的初態為0）。T3.3已知JK信號如圖，請分別畫出主從JK觸發器和負邊52T3.4維持-阻塞D觸發器輸入波形如圖，試畫出觸發器各個與非門所對應的輸出波形。QQDCPDRS2134RDSDD1D265T3.4維持-阻塞D觸發器輸入波形如圖，試畫出觸發器53T3.5

寫出下圖所示個觸發器次態方程，指出CP脈沖到來時，觸發器置“1”的條件。CPSRQABCBCAY1CPDQY2ABCPJKQY3CDBAQn+1=S+RQnRS=0(約束條件)Qn+1=DQn+1=JQn+RQnS=A+C+BC+AB=0D=A+B=1J=A+B+C+D=1T3.5寫出下圖所示個觸發器次態方程，指出CP脈沖到54T3.6寫出各觸發器的次態方程，并按所給的CP信號，畫出各觸發器的輸出波形（設初態為0）。DCPQDQCPJKQCPJKQCPQn+1=Qn=0Qn+1=QnT3.6寫出各觸發器的次態方程，并按所給的CP信號，畫55T3.7下圖是一種兩拍工作寄存器的邏輯圖，即每次在輸入數據之前必須先置“清0”信號，然后接收控制信號有效，此時將數據存入寄存器。（1）若不按兩拍方式工作，即取消“清0”信號，則當D2D1D0=100→001→010時，輸出Q2Q1Q0將如何變化？（2）為使電路正常工作，“清0”信號與“接收控制”信號應如何配合？畫出這兩種信號的正確時間關系。（3）若采用單拍方式工作，提出寄存器的改進方案。D2SRQ2D1SRQ1D0SRQ0清“0”接收控制T3.7下圖是一種兩拍工作寄存器的邏輯圖，即每次在輸入56[解]（1）設觸發器初始狀態為0。當D2D1D0=100→001→010時，輸出Q2Q1Q0將為100→101→111。D2SRQ2D1SRQ1D0SRQ0清“0”接收控制[解]（1）設觸發器初始狀態為0。當D2D1D0=100→57（3）若采用RS觸發器。有以下兩種方案：若采用D觸發器作為寄存器，只要將數據接觸發器的D輸入端，接收控制信號接時鐘端，此時無需事先清0。接收控制D2SRQ2D1SRQ1D0SRQ0接收控制D2SRQ2D1SRQ1D0SRQ0D2DQQ2DQQ1DQQ0接收控制D1D0（3）若采用RS觸發器。有以下兩種方案：若采用D觸發器作為寄58T3.8現有一片74LS2998位通用一位寄存器，一片8位74LS373鎖存器，另有一個D觸發器和一個與非門，請設計實現8位數據的串行→并行轉換器。74LS373&74LS299M03CRXSRG1G2S0S1SLCRA/QAB/QBD/QDC/QCE/QEF/QFG/QGH/QHQAQHD7D6D5D4D3D2D1D0QAQBQDQCQEQFQGQHEN1C22DQCPCGOET3.8現有一片74LS2998位通用一位寄存器，59T3.9

分析下圖所示同步計數電路，作出狀態轉移表和狀態圖，并畫出在時鐘作用下各觸發器輸出的波形。[解]先寫出激勵方程，然后求得狀態方程：CPJKQ1JKQ2Q3JKQ1n+1=Q2nQ1n+Q3nQ1nQ2n+1=Q1nQ3n+1=Q2nQ1nQ2nQ3nQ1n+1Q2n+1Q3n+1000001010011100101110111100100001001110010111011100001111010110101011000T3.9分析下圖所示同步計數電路，作出狀態轉移表和狀態60T3.10

下圖所示為序列信號發生器邏輯圖，試作出狀態轉移表和狀態圖，確定其輸出序列。[解]先寫出激勵方程，然后求得狀態方程：Q1nQ2nQ3nQ1n+1Q2n+1Q3n+1000001010011100101110111100000001001110010011011Q1DQ2DDCP231Q2Q3D1=Q1n+1=Q2nQ3nD2=Q2n+1=Q1nD3=Q3n+1=Q2n000001110010100111011101T3.10下圖所示為序列信號發生器邏輯圖，試作出狀態轉61T3.11用D觸發器構成按循環碼(000→001→011→111→101→100→000)規律工作的六進制同步計數器。[解]先列出狀態方程，然后求得激勵方程：Q1DQ2DQ3DCP231Q1n+1=Q2n+Q1nQ3n=D1Q2n+1=Q1nQ3n=D2Q3n+1=Q1n+Q2n=D3T3.11用D觸發器構成按循環碼(000→001→01162T3.12用D觸發器設計3位二進制加法計數器，并畫出波形圖。Q1nQ2nQ3nQ1n+1Q2n+1Q3n+1000001010011100101110111001010011100101110111000D2=Q2Q0+(Q2+Q1)Q0D1=Q1+Q0D0=Q0建立激勵方程：由激勵方程畫出邏輯圖：T3.12用D觸發器設計3位二進制加法計數器，并畫出波形63T3.13用下圖所示的電路結構構成五路脈沖分配器，試分別用最簡與非門電路及74LS138集成譯碼器構成這個譯碼器，并畫出連線圖。[解]先寫出激勵方程，然后求得狀態方程：Q1nQ2nQ3nQ1n+1Q2n+1Q3n+1000001010011100101110111110110100101111010111011Q1n+1=Q1n+Q3nQ1n=Q1n+

Q3n

Q2n+1=Q2n+Q1nQ2n=Q2n+Q1nQ3n+1=Q1nQ3n+Q2nQ3nCPJKQJKQJKQ123CRRDSDQ1Q2Q3RDSDRDSDY0Y1Y2Y3Y4譯碼器T3.13用下圖所示的電路結構構成五路脈沖分配器，試分64若用與非門實現，譯碼器輸出端的邏輯函數為：若用譯碼器74LS138實現,譯碼器輸出端的邏輯函數為：Q1nQ2nQ3nQ1n+1Q2n+1Q3n+1000001010011100101110111110110100101111010111011Q1nQ2nQ3nY0

Y1

Y2Y3

Y40101001110111011000001000001000001000001000110001Φ時序電路狀態表譯碼器功能表Y0

=Q1Q3Y1=Q1Q3Y2

=Q1Q2Y3=Q1Q3Y4

=Q2Q3000110001010100111011101若用與非門實現，譯碼器輸出端的邏輯函數為：若用譯碼器74L65Q1nQ2nQ3nY0

Y1

Y2Y3

Y40101001110111011000001000001000001000001000110001Φ譯碼器功能表若用譯碼器74LS138實現，譯碼器輸出端的邏輯函數為：Y0

=Q1Q2Q3Y1=Q1Q2Q3Y2

=Q1Q2Q3Y3=Q1Q2Q3Y4

=Q1Q2Q374LS138G1Q1Q2Q3G2AG2BA2A1A0Y7Y0Y0Y3Y1Y4Y2Q1nQ2nQ3nY0Y1Y2Y3Y66T3.14用74LS290構成模為8和9的計數器，各采用兩種方案畫出其接線圖。(b)模9計數器74LS290R01CP1QAQBQCQDCP2CPR02S91S9274LS290R01CP1QAQBQCQDCP2CPR02S91S92(a)模8計數器74LS290R01CP1QAQBQCQDCP2CPR02S91S9274LS290R01CP1QAQBQCQDCP2CPR02S91S92T3.14用74LS290構成模為8和9的計數器，各采67T3.15若將下圖接成12進制加法器，預置值應為多少？畫出狀態圖及輸出波形圖。序號QDQCQBQA012345678910111213141500000001001000110100010101100111100010011010101111001101111011110000→0011→0100→0101→0110→0111↓1111←1110←1101←1100←1011←1000↑74LS169QBQCQDQAD

C

B

ACOLDENPENT011CPUD74LS169為4位二進制計數器，同步預置（低有效）T3.15若將下圖接成12進制加法器，預置值應為多少？68T3.16用一片74LS163計數器和2片74LS138譯碼器構成一個具有12路脈沖輸出的數據分配器。畫出連接圖，在圖上標明第1路到第12路輸出的位置。

Y0Y1......

Y11譯碼器74LS163COQ1Q2Q3Q0D3D2D1D0LDCRENPENT111111CP......

74LS138G2AG2BA0A1A2Y7Y0Y8Y9Y10Y11G1074LS1381Q0Q1Q2A0A1A2Y7Y0Y0Y3Y1Y4Y2G1Y5G2AG2BQ3Y6Y774LS163為4位二進制計數器，同步預置、清零（低有效）T3.16用一片74LS163計數器和2片74LS13869T3.17改用一片74LS195移位寄存器來代替上題中的74LS163，完成同樣的設計。00001d0d1d2d3d3Q00Q10Q20Q30Q30Q00Q00Q1nQ2nQ2n0

Q0nQ1nQ2nQ2n1

Q0nQ1nQ2nQ2nQ0nQ0nQ1nQ2nQ2n0××××××××10↑××d0d1d2d3110××××××11↑01××××11↑00××××11↑11××××11↑10××××Q0Q1Q2Q3Q3RM1CPJKD0D1