




版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領
文檔簡介
第十六章組合邏輯電路1概述邏輯電路組合邏輯電路時序邏輯電路功能:輸出只取決于當前的輸入。組成:門電路,不存在記憶元件。功能:輸出取決于當前的輸入和原來的狀態。組成:組合電路、記憶元件。2組合邏輯電路的研究內容:分析:設計:給定邏輯圖得到邏輯功能分析給定邏輯功能畫出邏輯圖設計31.由給定的邏輯電路圖逐級寫出邏輯關系表達式。1、分析步驟
2.用邏輯代數或卡諾圖對邏輯表達式進行化簡。3.列出輸入輸出真值表(狀態表)并得出結論。電路結構輸入輸出之間的邏輯關系一、組合邏輯電路的分析16-1組合邏輯電路的分析及設計4例1:分析下圖的邏輯功能。
&&&ABF2、例題115真值表特點:輸入相同為“1”;輸入不同為“0”。同或門=1ABF6例2:分析所示邏輯電路的功能。111111≥17真值表:邏輯功能:輸入中有奇數個1時,輸出為1表達式(本例已是最簡):8表達式:例3:分析所示電路的邏輯功能。F(
)(
)9真值表:邏輯功能:
當輸入D1~D4中有奇數個“1”時,輸出F為0。換一個角度看:D4~
D1、
F五位中“1”的個數總是為奇數。——這就是一個奇校驗碼產生器。F(
)(
)10任務要求最簡單的邏輯電路1.指定實際問題的邏輯含義,列出真值表。1、設計步驟2.用邏輯代數或卡諾圖對邏輯關系式進行化簡或按要求進行變換。3.畫出邏輯電路。二、組合邏輯電路的設計11例1:設計三人表決電路(A、B、C)。每人一個按鍵,如果同意則按下,不同意則不按。結果用指示燈表示,多數同意時指示燈亮,否則不亮。1)首先指明邏輯符號取“0”、“1”的含義。2)根據題意列出真值表。真值表三個按鍵A、B、C按下時為“1”,不按時為“0”。燈是F,燈亮為“1”,否則為“0”。2、例題12真值表3)畫出卡諾圖,并用卡諾圖化簡。ABC0001111001ABACBC134)根據邏輯表達式畫出邏輯圖。&1&&ABBCF用與或門實現14&&&&ABCF若用與非門實現15例2:列車排隊電路設計要求:在鐵路上有特快車?直快車?慢車三種車次,這三種車都請求發車時,就具有一個優先權問題。16解:①分析1)設特快車為A,直快車為B,慢車為C,并把它們作為輸入信號。同時,把A?B?C的取值定為:“1”表示請求發車,“0”表示沒有請求。
2)設F1為特快的發車信號;F2為直快的發車信號;F3為慢車的發車信號。同時,F1?F2?
F3的取值定為:“1”表示發車,“0”表示不發車。17②列真值表③寫出表達式④畫電路圖18
加法運算是算術運算中最基本的運算,實現這種運算通常采用半加器和全加器。16-2加法器1911011001+舉例:A=1101,B=1001,計算A+B。011010011加法運算的基本規則:(1)逢二進一。(2)最低位是兩個數最低位的疊加,不需考慮進位。(3)其余各位都是三個數相加,包括加數、被加數和低位送來的進位。(4)任何位相加都產生兩個結果:本位和、向高位的進位。用半加器實現用全加器實現201、半加器:能對兩個1位二進制數進行相加而求得和及進位的邏輯電路稱為半加器。加數本位的和向高位的進位一、一位加法器21222、全加器能對兩個1位二進制數進行相加并考慮低位送來的進位,即相當于3個1位二進制數相加,求得和及進位的邏輯電路稱為全加器。Ai、Bi:加數,Ci-1:低位來的進位,Si:本位的和,Ci:向高位的進位。232425半加和:所以,全加和:思考:如何用半加器完成全加器?26半加器半加器1AiBiCi-1SiCisscc27實現多位二進制數相加的集成電路串行進位加法器構成:把n位全加器串聯起來,低位全加器的進位輸出連接到相鄰的高位全加器的進位輸入。特點:進位信號是由低位向高位逐級傳遞的,運算速度不高。二、多位加法器0282、并行進位加法器(超前進位加法器)進位生成項進位傳遞條件進位表達式和表達式4位超前進位加法器遞推公式29超前進位發生器30加法器的級連集成二進制4位超前進位加法器31三、加法器的應用1、8421BCD碼轉換為余3碼BCD碼+0011=余3碼32
在計算機中CPU的核心部件為ALU(運算部件),它在實現二進制加/減運算時,不可能用一套加法器和一套減法器。為節省ALU的資源所有的算術運算只用一套加法器來完成。對于減法而言它采用被減數+減數的補碼來完成。下面給出加/減器。2、二進制并行加法/減法器二進制數的補碼=二進制數的反碼+13334M=0,做二進制加法(稱為串行)。M=1,做二進制減法,35C0-1=0時,B0=B,電路執行A+B運算;當C0-1=1時,B1=B,電路執行A-B=A+B+1運算。36
兩個用BCD碼表示的數字相加,并以BCD碼給出其和的電路稱為BCD碼加法器。兩個一位十進制數相加,若考慮低位的進位,其和應為0~19。8421BCD碼加法器的輸入、輸出都應用8421BCD碼表示,而四位二進制加法器是按二進制數進行運算的,因此必須將輸出的二進制數(和數)進行等值變換。下表列出了與十進制數0~19相應的二進制數及8421BCD碼。從表中看出,當和小于等于9時不需要修正,當和大于9時需要加6(0110)修正,即當和大于9時,二進制和數加6(0110)才等于相應的8421BCD碼。從表中還看出,當和大于9時,D10=1,因此可以用D10來控制是否需要修正,即D10=1時,和加6,D10=0時則不加。3、用四位加法器構成一位8421BCD碼加法器37十進制數0~19與相應的二進制數及8421BCD碼38
D10可以據表求出:當B4=1時,D10一定為1;當B4=0,B3B2B1B0從1010到1111時,D10=1。故可求得
下圖表示用2片四位二進制全加器完成兩個一位8421BCD碼的加法運算電路,第Ⅰ片完成二進數相加的操作,第Ⅱ片完成和的修正操作。圖中,第一片輸出的二進制數為C4、S3、S2、S1、S0,第二片完成和的修正操作,根據上式可求得8421BCD碼的進位輸出為39一位8421BCD碼加法器
40小結能對兩個1位二進制數進行相加而求得和及進位的邏輯電路稱為半加器。能對兩個1位二進制數進行相加并考慮低位來的進位,即相當于3個1位二進制數的相加,求得和及進位的邏輯電路稱為全加器。實現多位二進制數相加的電路稱為加法器。按照進位方式的不同,加法器分為串行進位加法器和超前進位加法器兩種。串行進位加法器電路簡單、但速度較慢,超前進位加法器速度較快、但電路復雜。加法器除用來實現兩個二進制數相加外,還可用來設計代碼轉換電路、二進制減法器等。4116-3數值比較器(COMP)比較器的分類:(1)僅比較兩個數是否相等。(2)除比較兩個數是否相等外,還要比較兩個數的大小。第一類的邏輯功能較簡單,下面重點介紹第二類比較器。42將兩個一位數A和B進行大小比較,一般有三種可能:A>B,A<B和A=B。因此比較器應有兩個輸入端:A和B;三個輸出端:FA>B,FA<B和FA=B。假設與比較結果相符的輸出為1,不符的為0,則可列出其真值表如下:一、一位數值比較器輸入
輸出ABF
A>BFA<BF
A=B0001101100100100100143一位比較器邏輯圖
44用與非門實現,并且低電平有效。45二、集成數值比較器(多位數值比較器)比較原則:1.先從高位比起,高位大的數值一定大。2.若高位相等,則再比較低位數,最終結果由低位的比較結果決定。請根據以上原則設計一下:每位的比較應包括幾個輸入、輸出?46A、B兩個多位數的比較:AiBi兩個本位數(A>B)i-1(A=B)i-1(A<B)i-1低位的比較結果(A>B)i(A=B)i(A<B)i比較結果向高位輸出47四位數值比較器的比較原則A3>B3
100A3=B3A2=B2A1=
B1A0=B0
010A3=B3A2=B2A1=
B1A0<B0
001A3=B3A2=B2A1=
B1A0>B0
100A3=B3A2=B2A1<B1
001
A3=B3A2=B2A1>
B1
100A3=B3A2<B2
001A3=B3A2>B2
100A3<B3
001
比較輸入
輸出
A3B3A2B2A1B1A0B0
FFF(A>B)(A=B)(A<B)48單塊或多塊串聯時的功能表
四位數值比較器74LS85功能表
級聯輸入端49多塊并聯時的功能表單塊或多塊串聯時的功能表級聯輸入端50(1)
當應用一塊芯片來比較四位二進制數時,應使級聯輸入端的“(A=B)i”端接1,“(A>B)i”端和“(A<B)i”端都接0,這樣就能完整地比較出三種可能的結果。
(2)若要擴展比較位數時,可應用級聯輸入端作片間連接。由功能表可以看出,當A3A2A1A0=B3B2B1B0時,比較的結果決定于“級聯輸入”端這說明:51
四位數值比較器74LS85邏輯圖
52根據比較規則,可得到四位數碼比較器邏輯式:A=B:A<B:AB:53四位數值比較器74LS85引腳圖應用“級聯輸入”端能擴展邏輯功能54
例如,將兩片四位比較器擴展為八位比較器。
四位比較器擴展為八位比較器三、集成比較器功能的擴展1.串聯方式擴展可以將兩片芯片串聯連接,即將低位芯片的輸出端FA>B,FA<B和FA=B分別去接高位芯片級聯輸入端的A>B,A<B和A=B,如下圖所示。這樣,當高四位都相等時,就可由低四位來決定兩數的大小。
55例1:七位二進制數比較器。(采用兩片74L85)“1”必接好(A>B)i(A<B)iA>BA=BA<BA1B1A0B0A3B3A2B2(A=B)i74LS85(A>B)i(A<B)iA>BA=BA<BA1B1A0B0A3B3A2B2(A=B)i74LS85(1)(2)a3a2a1a0a6a5a4Ab3b2b1b0b6b5b4B高位片低位片56四位比較器擴展為十六位比較器
2、并聯方式擴展57例2:設計三個四位數的比較器,可以對A、B、C進行比較,并能判斷:(1)三個數是否相等。(2)若不相等,A數是最大還是最小。比較原則:先將A與B比較,然后A與C比較,若A=BA=C,則A=B=C;若A>BA>C,則A最大;若A<BA<C,則A最小。可以用兩片74LS85實現。分析58A=B=C&&A最大A最小&(A>B)i(A<B)iA>BA=BA<BC1C0C3C2(A=B)i(A>B)i(A<B)iA>BA=BA<BB1B0B3B2(A=B)i11A1A0A3A2B1B0B3B2A1A0A3A2B1B0B3B2A1A0A3A2A與C作比較A與B作比較必接好必接好(1)(2)5916-4編碼器所謂編碼就是賦予選定的一系列二進制代碼以固定的含義。n個二進制代碼(n位二進制數)有2n種不同的組合,可以表示2n個信號。一、二進制編碼器二進制編碼器的作用:將一系列信號狀態編制成二進制代碼。
將有特定含義的輸入信號編成不同代碼輸出的組合邏輯電路,稱為編碼器。也叫2n線---n線編碼器60例:用與非門組成三位二進制編碼器。---八線-三線編碼器設八個輸入端為I0I7八種狀態,與之對應的輸出設為A、B、C,共三位二進制數。設計編碼器的過程與設計一般的組合邏輯電路相同,首先要列出編碼表(即真值表),然后寫出邏輯表達式并進行化簡,最后畫出邏輯圖。61
表達式:編碼表(真值表)628線-3線編碼器邏輯圖1I0I1I2I3I4I5I6I7&&&ABC638線-3線編碼器邏輯圖264二、二進制優先編碼器優先編碼器常用于優先中斷系統和鍵盤編碼。與普通編碼器不同,優先編碼器允許多個輸入信號同時有效,但它只按其中優先級別最高的有效輸入信號編碼,對級別較低的輸入信號不予理睬。常用的優先編碼器有:10線—4線優先編碼器(如74LS147)、8線—3線優先編碼器(如74LS148)。6574LS148二進制優先編碼器的管腳圖管腳7~0為狀態信號輸入端,電平有效,7的優先級別最高,0的級別最低;C、B、A為代碼(反碼)輸出端,C為最高位;E0和GS為輸出使能端和優先編碼工作狀態標志,主要用于級聯和擴展。EI為輸入使能(允許)端,低電平有效;當EI=0時,電路允許編碼;當EI=1時,電路禁止編碼GSOI6674LS148的功能表EIEOGS從功能表可以看出,當EI=1時,表示電路禁止編碼,即無論7~0中有無有效信號,輸出C、B、A均為高電平(邏輯1),并且GS=EO=1。6774LS148的功能表EIEOGS當E1=0時,表示電路允許編碼,如果7~0中有低電平(有效信號)輸入,則輸出C、B、A是申請編碼中級別最高的編碼輸出(注意是反碼),并且GS=0,EO=1;如果7~0中無有效信號輸入,則輸出C、B、A均為高電平,并且GS=1,EO=0。6874LS148的功能表EIEOGS當GS=1,EO=0時,表示該電路允許編碼,但無碼可編;當GS=0
,
EO=1時,表示該電路允許編碼,并且正在編碼;
當GS=EO=1時,表示該電路禁止編碼,即無法編碼。
從另一個角度理解GS和EO的作用6916-5譯碼器譯碼是編碼的逆過程,即將某二進制代碼翻譯成電路的某種狀態。一、二進制譯碼器及其集成器件二進制譯碼器的作用:將n種輸入的組合譯成2n種電路狀態。也叫n線---2n線譯碼器。譯碼器的輸入——一組二進制代碼譯碼器的輸出——一組高低電平信號常見的二進制譯碼器有2—4線譯碼器、3—8線譯碼器和4—16線譯碼器。702-4線譯碼器74LS139的功能表
當E=0時,2—4譯碼器的輸出函數分別為:如果用表示i端的輸出,mi表示輸入地址變量A、B的一個最小項,則輸出函數可寫成當使能端有效(E=0)時,它正好是輸入變量最小項的非。因此變量譯碼器也稱為最小項發生器。
1、2-4線譯碼器71&&&&AB2-4線譯碼器74LS139的內部線路(邏輯圖)輸入控制端輸出11111722-4線譯碼器74LS139管腳圖一片139內含有兩個2-4線譯碼器73例:利用線譯碼器分時將采樣數據送入計算機。2-4線譯碼器ABCD三態門三態門三態門三態門總線742-4線譯碼器ABCD三態門三態門三態門三態門總線000全為1工作原理:(以AB=00為例)數據脫離總線75
3—8線譯碼器功能表
2、3-8線譯碼器工作狀態禁止工作76如果用表示各輸出端,則輸出函數為
可見,當使能端有效(E=1)時,每個輸出函數也正好等于輸入變量最小項的非。
3—8線譯碼器邏輯表達式
77
3—8線譯碼器邏輯圖
E1E2BE2A78
3—8線譯碼器邏輯符號
A2—A0為輸入端,A2為高位。為信號輸出端,低電平有效。E1、E2A、E2B為使能端。僅當E1為“1”,E2A、E2B都為“0”時,譯碼器才有有效信號(低電平)輸出;若有一個條件不滿足,譯碼器不工作,輸出全為高電平。79二---十進制編碼顯示譯碼器顯示器件在數字系統中,常常需要將運算結果用人們習慣的十進制顯示出來,這就要用到顯示譯碼器。1、顯示器件:常用的是七段顯示器件。bcdefga二、數字顯示譯碼器(七段顯示譯碼器)80優點:工作電壓低?體積小?壽命長?可靠性高。缺點:工作電流比較大,每一段的工作電流在10mA左右。半導體數碼管:根據二極管的連接不同分為共陰?共陽兩種。如下圖所示:液晶顯示器:用于計算器?電子手表?電子詞典等。81abcdfgabcdefg111111001100001101101e七段數碼顯示器件的工作原理:82共陰極數碼顯示器真值表832、七段顯示譯碼器(典型芯片7448)A3~A0:8421BCD碼輸入端。Ya~Yg:七段數碼顯示器輸出端。滅燈輸入試燈輸入動態滅零輸入840~15十六個字符顯示857448功能表8687討論:88設置這個狀態的目的是為了能把不希望顯示的零熄滅掉。例如:電子鐘8916-6數據選擇器及其集成器件從一組數據中選擇一路信號進行傳輸的電路,稱為數據選擇器(MUX)。控制信號輸入信號輸出信號數據選擇器類似一個多擲開關。選擇哪一路信號由相應的一組控制信號控制。A0A1D3D2D1D0W90一位數據選擇器:從n個一位數據中選擇一個數據。m位數據選擇器:從n個m位數據中選擇一個數據。W3X3Y3W3X2Y2W3X1Y1W3X0Y0A控制信號四二選一選擇器n=2,m=491一?四選一數據選擇器1、管腳介紹D0~D3:輸入端;
Y:輸出端;A1A0:地址端,對于不同的二進制地址輸入,可按地址選擇D0~D3中的一個數據輸出。EN:使能端,低電平有效922、功能表3、工作原理
①EN=1,禁止工作,Y=0。②EN=1,工作,
一般省略934、典型芯片:74153為雙四選一MUX。注意:兩個四選一MUX共用地址線(A1?A0
)。94二?八選一數據選擇器(74LS151)1、管腳介紹D0~D7:輸入端;Y:輸出端;A2A1A0:地址端;EN:使能端。2、真值表
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯系上傳者。文件的所有權益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
- 4. 未經權益所有人同意不得將文件中的內容挪作商業或盈利用途。
- 5. 人人文庫網僅提供信息存儲空間,僅對用戶上傳內容的表現方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
- 6. 下載文件中如有侵權或不適當內容,請與我們聯系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 2025年法學概論考試研究方法探討與試題及答案
- 2025租賃合同印花稅稅率是多少
- 2025年網絡管理員職業現狀分析試題及答案
- 企業持續經營能力的評估計劃
- 體育賽事安保工作總結與經驗分享計劃
- 2025上海市糧食批發市場糧油交易合同
- 軟件設計師考試目標規劃方法試題及答案
- 風雨同行共創生活部美好未來計劃
- 行政管理法中的重要理論概念試題及答案
- 學期活動安排的綜合統籌計劃
- 湖北省武漢市2025屆高中畢業生四月調研考試生物試題及答案(武漢四調)
- 人教版二年級數學下冊第七單元創新情境卷(含答案)
- 無錫保安考試題型及答案
- 延遲退休合同協議
- 消毒隔離知識培訓課件
- 課后托管服務的崗位職責與管理
- 技術合作協議范本
- DB32-T 5082-2025 建筑工程消防施工質量驗收標準
- 2025年度建筑施工安全演練計劃
- 生產車間6S培訓
- 托幼機構十項衛生保健制度
評論
0/150
提交評論