1、微電子學概論 參考書微電子學概論張興/黃如/劉曉彥 出版社本課程的目的什么是微電子學和微電子學是研究什么的對微電子學的發展歷史、現狀和未來有一個比較清晰的認識初步掌握半導體物理、半導體器件物理、集成電路工藝、集成電路設計、集成電路CAD方法、MEMS技術等基本概念，對微電子學的整體有一個比較全面的認識主 要 內 容 微電子技術簡介 半導體物理和器件物理基礎 大規模集成電路基礎 集成電路制造工藝 集成電路設計 集成電路設計的CAD系統 幾類重要的特種微電子器件 微機電系統 微電子技術發展的規律和趨勢 授課、成績評定方法 課堂講授為主 成績評定方法 期末考試占60% 平時作業占40% 授課教師 :

2、xxx 學習方法注重理解，靈活掌握掌握每堂課的重要知識點加強分析問題、解決問題能力第一章緒 論緒 論什么是微電子學晶體管的發明 集成電路的發展歷史集成電路的分類微電子學的特點 信息：客觀事物狀態和運動特征的一種普遍表現形式 電子學(electronics)：研究信息獲取、處理、傳輸、存儲、控制的學科 包括電子電路及系統如何實現電路的功能、性能；如何實現系統功能、性能 電子學微電子學微電子學：Microelectronics微電子學微型電子學核心集成電路分立電路：將晶體管、二極管等有源器件和電阻、電容等無源元件在電路板上連接起來，實現一定的電路功能不依靠外加電源可獨立表現其外特性的元件集成電路：

3、Integrated Circuit (IC) 將晶體管、二極管等有源器件和電阻、電容等無源元件，按照一定的電路互連，“集成”在一塊半導體單晶片(如硅或砷化鎵)上 通過一系列特定的加工工藝來集成封裝在一個外殼內執行特定電路功能集成電路微電子學研究在固體（主要是半導體）材料上構成的微小型化器件、電路及系統的電子學分支學科脫胎于電子學和固體物理學的邊緣性的技術學科 與分立電路相比，集成電路的特點尺寸小集成度高批量生產、成本低 可靠性高 集成電路(集成電路塊)芯片：chip，die芯片的尺寸很小集成度：一定尺寸的芯片上集成的元器件數目（或者門的數目）內部電路硅單晶片與加工好的硅片硅片：wafer芯片

4、：chip，die集成電路芯片的顯微照片集成電路的內部單元64M SDRAM （華虹NEC生產）芯片面積5.899.7=57mm2 ， 456pcs/w，1個IC中含有1.34億只晶體管 50m100 m頭發絲粗細 30m1m 1m(晶體管的大小)3050m(皮膚細胞的大小)90年代生產的集成電路中晶體管大小與人類頭發絲粗細、皮膚細胞大小的比較封裝好的集成電路集成電路集成電路的內部電路VddABOut集成電路設計與制造的主要流程框架設計芯片檢測單晶、外延材料掩膜版芯片制造過程封裝測試系統需求 集成電路的設計過程： 設計創意 + 仿真驗證集成電路芯片設計過程框架From 吉利久教授是功能要求行為

5、設計（VHDL）行為仿真綜合、優化網表時序仿真布局布線版圖后仿真否是否否是Sing off設計業制造業芯片制造過程AA75 mm, 100 mm, 50 mmPast300 mm(12)(3, 4, 2)NowPast制造業芯片制造過程AA由氧化、淀積、離子注入或蒸發形成新的薄膜或膜層曝 光刻 蝕硅片測試和封裝用掩膜版重復20-30次In the futureMaybe no person is necessary!制造業芯片制造過程由氧化、淀積、離子注入或蒸發形成新的薄膜或膜層曝 光刻 蝕硅片測試和封裝用掩膜版重復20-30次AA封裝好的集成電路封裝與測試業微電子科學技術的戰略地位自然界和人

6、類社會的一切活動都在產生信息。信息是客觀事物狀態和運動特征的一種普遍形式，是人類社會、經濟活動的重要資源。社會的各個部分通過網絡系統連接成一個整體，由高速大容量光線和通訊衛星群以光速和寬頻帶地傳送信息，從而使社會信息化、網絡化和數字化。微電子：信息社會發展的基石實現社會信息化的網絡及其關鍵部件不管是各種計算機和/或通訊機，它們的基礎都是微電子1946年第一臺計算機：ENIAC第一臺通用電子計算機：ENIAC Electronic Numerical Integrator and Calculator1946年2月14日Moore School，Univ. of Pennsylvania18,0

7、00個電子管組成大小：長24m，寬6m，高2.5m速度：5000次/sec；重量：30噸；功率：140KW；平均無故障運行時間：7min實現社會信息化的網絡及其關鍵部件不管是各種計算機和/或通訊機，它們的基礎都是微電子1946年第一臺計算機：ENIAC這樣的計算機能夠進入辦公室、車間和家庭？當時有的科學家認為全世界只要4臺ENIAC目前，全世界計算機不包括微機在內有幾百萬臺，微機總量約6億臺，每年由計算機完成的工作量超過4000億人年工作量 集成電路的作用小型化價格急劇下降功耗降低故障率降低信息技術的領域信息安全信息管理基礎： 軟件、 微（納）電子與光電子關鍵技術：微（納）電子與光電子、軟件、

8、計算機和通信信息獲取信息處理信息傳輸、交換信息存儲信息的隨動執行和應用核心和基礎：微電子 在信息經濟時代，產品，以其信息含量的多少及處理信息能力的強弱，決定著附加值的高低決定著在國際經濟分工中的地位如果我們不發展集成電路產業IT行業停留在裝配業水平上，掙的“辛苦錢”。在國際分工中我們將只能處于低附加值的低端上。所以有人戲稱說：“你們說中關村是硅谷，但是一個無“芯”的硅谷，產品不可能有競爭力。”在沒有自己集成電路產業的情況下，我們的高新技術的發展命脈掌握在他人手中。當前，微電子產業的發展規模和科學技術水平已成為衡量一個國家綜合實力的重要標志。電子裝備更新換代都基于微電子技術的進步，其靈巧（Sma

9、rt）的程度都依賴于集成電路芯片的“智慧”程度和使用程度 數控機床普通機床數字化技術改造價格相差10倍集成電路整機系統高附加值在成長期進入市場，增強市場競爭力微電子對傳統產業的滲透與帶動作用微電子對國家安全與國防建設的作用武器裝備水平與社會生產力、經濟基礎有密切關系在農業社會：大刀長矛等冷兵器；在工業化社會：槍、炮等熱兵器信息化社會： IC成為武器的一個組成元，電子戰、信息戰微電子對信息社會的重要性INTERNET基礎設施各種各樣的網絡：電纜、光纖(光電子)、無線 .路由和交換技術：路由器、交換機、防火墻、網關 .終端設備：PC、NetPC、WebTV .網絡基礎軟件：TCP/IP、DNS、L

10、DAP、DCE .INTERNET服務信息服務: 極其大量的各種信息交易服務: 高可靠、高保密 .計算服務: “網絡就是計算機 !”, “計算機成了網絡的外部設備 !”2020年世界最大的30個市場領域：其中與微電子相關的22個市場：5萬億美元（Nikkei Business 1999）微電子產業的戰略重要性微電子科學技術的發展歷史1947年12月23日第一個晶體管NPN Ge晶體管 W. Schokley J. Bardeen W. Brattain獲得1956年Nobel物理獎1958年第一塊集成電路：TI公司的Kilby，Ge晶片獲得2000年Nobel物理獎1959年7月第一塊平面單片

11、集成電路：Fairchild公司的Noyce在Si 襯底制備了平面集成電路：氧化物隔離，Al互聯Robert N. Noyce微電子發展史上的幾個里程碑1962年WanlassCMOS技術現在集成電路產業中占95%以上1967年Kahng、S. Sze 非揮發存儲器1968年Dennard單晶體管DRAM1971年Intel公司微處理器計算機的心臟目前全世界微機總量超過6億臺美國每年由計算機完成的工作量超過4000億人年工作量美國歐特泰克公司認為：微處理器、寬頻道連接和智能軟件是21世紀改變人類社會和經濟的三大技術創新第一個CPU：4004不斷提高產品的性能價格比是微電子技術發展的動力集成電路

12、芯片的集成度每三年提高4倍，而加工特征尺寸縮小 倍，這就是摩爾定律微電子發展的規律 基于市場競爭，不斷提高產品的性能價格比是微電子技術發展的動力。在新技術的推動下，集成電路自發明以來四十年，集成電路芯片的集成度每三年提高4倍，而加工特征尺寸縮小 倍。這就是由Intel公司創始人之一Gordon E. Moore博士1965年總結的規律，被稱為摩爾定律。微電子技術發展的ROADMAP20032001Production ready0.13mGate widthSource: IntelMoores Law Continues to Power the Net200565nm200932nm200

13、745nm70nm30nm20nm15nmRaised Source /Drain30nmSiliconOxideGateHigh-k GateDielectricTerahertz Transistor Structure Fully Depleted Channel90nm0.35m0.25m0.18m199919971995.13mm50nm.20mm.35mm集成電路技術是近50年來發展最快的技術微電子技術的進步按此比率下降，小汽車價格不到1美分From S.M.SZE集成電路分類集成電路分類集成電路的分類器件結構類型集成電路規模使用的基片材料電路形式應用領域按器件結構類型分類雙極集成

14、電路：主要由雙極晶體管構成NPN型雙極集成電路PNP型雙極集成電路金屬-氧化物-半導體(MOS)集成電路：主要由MOS晶體管(單極晶體管)構成NMOSPMOSCMOS(互補MOS)雙極-MOS(BiMOS)集成電路：同時包括雙極和MOS晶體管的集成電路為BiMOS集成電路，綜合了雙極和MOS器件兩者的優點，但制作工藝復雜優點是速度高、驅動能力強，缺點是功耗較大、集成度較低功耗低、集成度高，隨著特征尺寸的縮小，速度也可以很高按集成電路規模分類集成度：每塊集成電路芯片中包含的元器件數目小規模集成電路(Small Scale IC，SSI)中規模集成電路(Medium Scale IC，MSI)大規

15、模集成電路(Large Scale IC，LSI)超大規模集成電路(Very Large Scale IC，VLSI)特大規模集成電路(Ultra Large Scale IC，ULSI)巨大規模集成電路(Gigantic Scale IC，GSI） 基于市場競爭，不斷提高產品的性能價格比是微電子技術發展的動力。在新技術的推動下，集成電路自發明以來四十年，集成電路芯片的集成度每三年提高4倍，而加工特征尺寸縮小 倍。這就是由Intel公司創始人之一Gordon E. Moore博士1965年總結的規律，被稱為摩爾定律。微電子技術發展的ROADMAP按結構形式的分類單片集成電路：它是指電路中所有的

16、元器件都制作在同一塊半導體基片上的集成電路在半導體集成電路中最常用的半導體材料是硅，除此之外還有GaAs等混合集成電路：厚膜集成電路薄膜集成電路按電路功能分類數字集成電路(Digital IC)：它是指處理數字信號的集成電路，即采用二進制方式進行數字計算和邏輯函數運算的一類集成電路模擬集成電路(Analog IC)：它是指處理模擬信號(連續變化的信號)的集成電路線性集成電路：又叫做放大集成電路，如運算放大器、電壓比較器、跟隨器等非線性集成電路：如振蕩器、定時器等電路數模混合集成電路(Digital - Analog IC) ：例如數模(D/A)轉換器和模數(A/D)轉換器等集成電路的分類微電子

17、的特點微電子學：電子學的一門分支學科微電子學以實現電路和系統的集成為目的，故實用性極強。微電子學中的空間尺度通常是以微米(m, 1m106m)和納米(nm, 1nm = 10-9m)為單位的。 微電子學是信息領域的重要基礎學科微電子的特點微電子學是一門綜合性很強的邊緣學科涉及了固體物理學、量子力學、熱力學與統計物理學、材料科學、電子線路、信號處理、計算機輔助設計、測試與加工、圖論、化學等多個學科微電子學是一門發展極為迅速的學科，高集成度、低功耗、高性能、高可靠性是微電子學發展的方向微電子學的滲透性極強，它可以是與其他學科結合而誕生出一系列新的交叉學科，例如微機電系統(MEMS)、生物芯片等結

18、束 語結束語5000 4000 3000 2000 1000 0 1000 2000 3000 4000石器時代 35000年銅器時代 1800年鐵器時代 3200年硅器時代XX 年？3000BC 1200BC 1968結束語2000年：以集成電路為基礎的電子信息產業成為世界第一大產業硅是地球上除氧以外含量最豐富的元素，但它現在已經成為知識創新的載體，價值千金。這是典型的“點石成金”結束語微電子是信息產業的核心和基礎，從歷史上來說：沒有微電子就沒有今天的信息社會從目前的狀況來說：沒有芯片的信息技術是沒有心臟的信息技術硅技術至少在今后50年仍然會保持高速發展，目前還看不到能夠替代的新技術謝 謝重

19、 點基本概念微電子、集成電路、集成度微電子的戰略地位對人類社會的巨大作用集成電路的幾種主要分類方法按器件類型按規模一些英文縮寫詞IC、VLSI、ULSI等作 業簡單敘述微電子的作用解釋微電子學、集成電路的概念列舉出你見到的、想到的不同類型的集成電路及其主要作用 半導體及其基本特性 固體材料：超導體: 大于106(cm)-1 導 體: 106104(cm)-1 半導體: 10410-10(cm)-1 絕緣體: 小于10-10(cm)-1？什么是半導體從導電特性和機制來分：不同電阻特性不同輸運機制1. 半導體的結構原子結合形式：共價鍵形成的晶體結構： 構 成 一 個正四面體， 具 有 金 剛 石

20、晶 體 結 構半導體的結合和晶體結構金剛石結構 半導體有元素半導體，如：Si、Ge 化合物半導體，如：GaAs、InP、ZnS2. 半導體中的載流子：能夠導電的自由粒子本征半導體：n=p=ni電子：Electron，帶負電的導電載流子，是價電子脫離原子束縛 后形成的自由電子，對應于導帶中占據的電子空穴：Hole，帶正電的導電載流子，是價電子脫離原子束縛 后形成的電子空位，對應于價帶中的電子空位3. 半導體的能帶 (價帶、導帶和帶隙)量子態和能級固體的能帶結構 原子能級 能帶共價鍵固體中價電子的量子態和能級共價鍵固體：成鍵態、反鍵態原 子 能 級 反 成 鍵 態 成 鍵 態價帶：0K條件下被電子

21、填充的能量最高的能帶導帶： 0K條件下未被電子填充的能量最低的能帶禁帶：導帶底與價帶頂之間能帶帶隙：導帶底與價帶頂之間的能量差半導體的能帶結構導 帶價 帶Eg半導體中載流子的行為可以等效為自由粒子，但與真空中的自由粒子不同，考慮了晶格作用后的等效粒子有效質量可正、可負，取決于與晶格的作用電子和空穴的有效質量m*4.半導體的摻雜BAs 受 主 摻 雜 施 主 摻 雜施主和受主濃度：ND、NA施主：Donor，摻入半導體的雜質原子向半導體中 提供導電的電子，并成為帶正電的離子。如 Si中摻的P 和As 受主：Acceptor，摻入半導體的雜質原子向半導體中 提供導電的空穴，并成為帶負電的離子。如

22、Si中摻的B施主能級受主能級雜質能級：雜質可以使電子在其周圍運動形成量子態本征載流子濃度： n=p=ni np=ni2ni與禁帶寬度和溫度有關5. 本征載流子本征半導體：沒有摻雜的半導體本征載流子：本征半導體中的載流子載流子濃度 電 子 濃 度 n, 空 穴 濃 度 p6. 非本征半導體的載流子在非本征情形: 熱平衡時:N型半導體：n大于pP型半導體：p大于n多子：多數載流子n型半導體：電子p型半導體：空穴少子：少數載流子n型半導體：空穴p型半導體：電子7. 電中性條件: 正負電荷之和為0p + Nd n Na = 0施主和受主可以相互補償p = n + Na Ndn = p + Nd Nan

23、型半導體：電子 n Nd 空穴 p ni2/Ndp型半導體：空穴 p Na 電子 n ni2/Na8. 過剩載流子 由于受外界因素如光、電的作用，半導體中載流子的分布偏離了平衡態分布，稱這些偏離平衡分布的載流子為過剩載流子公式不成立載流子的產生和復合：電子和空穴增加和消失的過程電子空穴對：電子和空穴成對產生或復合9. 載流子的輸運漂移電流遷移率電阻率單位電場作用下載流子獲得平均速度反映了載流子在電場作用下輸運能力 載流子的漂移運動：載流子在電場作用下的運動 引 入 遷 移 率 的 概 念 影 響 遷 移 率 的 因 素影響遷移率的因素：有效質量平均弛豫時間（散射體現在：溫度和摻雜濃度半導體中載

24、流子的散射機制： 晶格散射（ 熱 運 動 引 起） 電離雜質散射擴散電流電子擴散電流：空穴擴散電流：愛因斯坦關系:載流子的擴散運動：載流子在化學勢作用下運動過剩載流子的擴散和復合過剩載流子的復合機制： 直接復合、間接復合、 表面復合、俄歇復合過剩載流子的擴散過程擴散長度Ln和Lp: L=(D)1/2描述半導體器件工作的基本方程 泊松方程 高斯定律 描述半導體中靜電勢的變化規律靜電勢由本征費米能級Ei的變化決定能帶向下彎，靜電勢增加方程的形式1方程的形式2電荷密度(x)可動的 載流子（n,p)固定的 電離的施主、受主特例：均勻Si中，無外加偏壓時，方程RHS0，靜電勢為常數 電流連續方程 可動載

25、流子的守恒熱平衡時：產生率復合率np=ni2電子：空穴 電流密度方程 載流子的輸運方程在漂移擴散模型中擴散項漂移項方程形式1愛因斯坦關系波耳茲曼關系方程形式2電子和空穴的準費米勢：費米勢重 點半導體、N型半導體、P型半導體、本征半導體、非本征半導體載流子、電子、空穴、平衡載流子、非平衡載流子、過剩載流子能帶、導帶、價帶、禁帶摻雜、施主、受主輸運、漂移、擴散、產生、復合作 業載流子的輸運有哪些模式，對這些輸運模式進行簡單的描述設計一個實驗：首先將一塊本征半導體變成N型半導體，然后再設法使它變成P型半導體。半導體器件物理基礎 重 點半導體、N型半導體、P型半導體、本征半導體、非本征半導體載流子、電

26、子、空穴、平衡載流子、非平衡載流子、過剩載流子能帶、導帶、價帶、禁帶摻雜、施主、受主輸運、漂移、擴散、產生、復合據統計：半導體器件主要有67種，另外還有110個相關的變種所有這些器件都由少數基本模塊構成： pn結金屬半導體接觸 MOS結構 異質結 超晶格半導體器件物理基礎PN結的結構1. PN結的形成NP空間電荷區XM空間電荷區耗盡層XNXP空間電荷區為高阻區，因為缺少載流子2. 平衡的PN結：沒有外加偏壓能帶結構載流子漂移(電流)和擴散(電流)過程保持平衡(相等)，形成自建場和自建勢自建場和自建勢費米能級EF：反映了電子的填充水平某一個能級被電子占據的幾率為：E=EF時，能級被占據的幾率為1

27、/2本征費米能級位于禁帶中央自建勢qVbi費米能級平直平衡時的能帶結構3.正向偏置的PN結情形正向偏置時，擴散大于漂移N區P區空穴：正向電流電子：P區N區擴散擴散漂移漂移NP正向的PN結電流輸運過程電流傳輸與轉換（載流子的擴散和復合過程4. PN結的反向特性N區P區空穴：電子：P區N區擴散擴散漂移漂移反向電流反向偏置時，漂移大于擴散NPN區P區電子：擴散漂移空穴：P區N區擴散漂移反向電流反向偏置時，漂移大于擴散5. PN結的特性單向導電性： 正向偏置 反向偏置正向導通，多數載流子擴散電流反向截止，少數載流子漂移電流正向導通電壓Vbi0.7V(Si)反向擊穿電壓Vrb6. PN結的擊穿雪崩擊穿齊

28、納/隧穿擊穿7. PN結電容 2.4 雙極晶體管1. 雙極晶體管的結構由兩個相距很近的PN結組成：分為：NPN和PNP兩種形式基區寬度遠遠小于少子擴散長度發射區收集區基區發射結收集結發射極收集極基極雙極晶體管的兩種形式：NPN和PNPNPNcbecbePNP雙極晶體管的結構和版圖示意圖2.3 NPN晶體管的電流輸運機制正常工作時的載流子輸運相應的載流子分布NPN晶體管的電流輸運NPN晶體管的電流轉換電子流空穴流2.3 NPN晶體管的幾種組態共基極共發射極共收集極共基極共發射極共收集極NNP晶體管的共收集極接法cbe3. 晶體管的直流特性3.1 共發射極的直流特性曲線三個區域：飽和區放大區截止區

29、3. 晶體管的直流特性3.2 共基極的直流特性曲線4. 晶體管的特性參數4.1 晶體管的電流增益（放大系數共基極直流放大系數和交流放大系數0 、 兩者的關系共發射極直流放大系數交流放大系數0、 4. 晶體管的特性參數4.2 晶體管的反向漏電流和擊穿電壓反向漏電流Icbo：發射極開路時，收集結的反向漏電流Iebo：收集極開路時，發射結的反向漏電流Iceo：基極極開路時，收集極發射極的反向漏電流 晶體管的主要參數之一4. 晶體管的特性參數 （續）4.3 晶體管的擊穿電壓BVcboBvceoBVeboBVeeo晶體管的重要直流參數之一4. 晶體管的特性參數 （續）4.4 晶體管的頻率特性截止頻率 f

30、：共基極電流放大系數減小到低頻值的 所對應的頻率值截止頻率f ：特征頻率fT：共發射極電流放大系數為1時對應的工作頻率最高振蕩頻率fM：功率增益為1時對應的頻率5. BJT的特點優點垂直結構與輸運時間相關的尺寸由工藝參數決定，與光刻尺寸關系不大易于獲得高fT高速應用整個發射結上有電流流過可獲得單位面積的大輸出電流易于獲得大電流大功率應用開態電壓VBE與尺寸、工藝無關片間漲落小，可獲得小的電壓擺幅易于小信號應用模擬電路輸入電容由擴散電容決定隨工作電流的減小而減小可同時在大或小的電流下工作而無需調整輸入電容輸入電壓直接控制提供輸出電流的載流子密度高跨導缺點：存在直流輸入電流，基極電流功耗大飽和區中

31、存儲電荷上升開關速度慢開態電壓無法成為設計參數設計BJT的關鍵：獲得盡可能大的IC和盡可能小的IB當代BJT結構特點：深槽隔離多晶硅發射極 2.5 MOS場效應晶體管 MOS電容結構 MOSFET 器件1. MOS 電容電容的含義MOS結構理想的MOS電容特性非理想的MOS電容特性關于電容平行板電容器+Q-QEd+-V面積A電容C定義為：QVC斜率直流和交流時均成立一 MOS結構交流電容交流電容C定義為：+Q-QEd+-V面積A+Q-QVQVC（V斜率對于理想的交流電容，C與頻率無關這里理想指電容中沒有能量的耗散：1、忽略金屬引線的電阻（超導線2、介質層不吸收能量非理想的電容：CidealRp

32、RS半導體中的電容通常是交流電容例如：突變PN結電容和平行板電容器形式一樣+-VP+Nxd偏壓改變V未加偏壓時的MOS結構MOS 電容的結構MOS電容中三個分離系統的能帶圖 功函數無偏壓時MOS結構中由于功函數差引起的表面能帶彎曲 平帶電壓平帶電壓使表面勢為0，所需在柵上加的偏壓。施加偏壓后的不同狀態：積累、耗盡、反型施加偏壓后的不同狀態：積累、耗盡、反型施加偏壓后的不同狀態：積累、耗盡、反型施加偏壓后的不同狀態：積累、耗盡、反型MOS場效應晶體管場效應晶體管結型場效應晶體管 （JFET）金屬半導體場效應晶體管 （MESFET） MOS 場效應 晶體管（MOSFET）SGD轉移特性曲線提取閾值

33、電壓研究亞閾特性長溝MOSFET的輸出特性亞0.1微米MOSFET器件的發展趨勢N+ (P+)N+ (P+)P (N)Source Gate DrainN+(P+)作業描述二極管的工作機理討論PNP雙極晶體管的工作原理作業簡單敘述PMOS晶體管的開關原理大規模集成電路基礎 3. 1半導體集成電路概述集成電路（Integrated Circuit，IC）芯片（Chip, Die）硅片（Wafer）集成電路的成品率：Y=硅片上好的芯片數硅片上總的芯片數100%成品率的檢測，決定工藝的穩定性，成品率對集成電路廠家很重要集成電路發展的原動力：不斷提高的性能/價格比集成電路發展的特點：性能提高、價格降低

34、集成電路的性能指標： 集成度 速度、功耗 特征尺寸 可靠性主要途徑：縮小器件的特征尺寸 增大硅片面積功耗 延遲積集成電路的關鍵技術：光刻技術(DUV)縮小尺寸：0.250.18mm增大硅片：8英寸12英寸亞0.1mm：一系列的挑戰，亞50nm：關鍵問題尚未解決新的光刻技術： EUV SCAPEL(Bell Lab.的E-Beam) X-ray集成電路的制造過程： 設計 工藝加工 測試 封裝定義電路的輸入輸出（電路指標、性能）原理電路設計電路模擬(SPICE)布局(Layout)考慮寄生因素后的再模擬原型電路制備測試、評測產品工藝問題定義問題不符合不符合集成電路產業的發展趨勢：獨立的設計公司（D

35、esign House）獨立的制造廠家（標準的Foundary）集成電路類型：數字集成電路、模擬集成電路數字集成電路基本單元：開關管、反相器、組合邏輯門模擬集成電路基本單元：放大器、電流源、電流鏡、轉換器等3.2 雙極集成電路基礎有源元件：雙極晶體管無源元件：電阻、電容、電感等n雙極數字集成電路基本單元：邏輯門電路雙極邏輯門電路類型：電阻-晶體管邏輯 (RTL)二極管-晶體管邏輯 (DTL)晶體管-晶體管邏輯 (TTL)集成注入邏輯 (I2L)發射極耦合邏輯 (ECL)雙極模擬集成電路一般分為：線性電路（輸入與輸出呈線性關系）非線性電路接口電路：如A/D、D/A、電平位移電路等3.3 MOS集

36、成電路基礎基本電路結構：MOS器件結構基本電路結構：CMOS基本電路結構：CMOSMOS集成電路數字集成電路、模擬集成電路MOS 數字集成電路基本電路單元： CMOS開關 CMOS反相器INOUTCMOS開關WWVDDINOUTCMOS反相器VDDYA1A2與非門：Y=A1A2集成電路的內部單元3.4 影響集成電路性能的因素和發展趨勢有源器件無源器件隔離區互連線鈍化保護層寄生效應：電容、有源器件、電阻、電感3.4 影響集成電路性能的因素和發展趨勢器件的門延遲： 遷移率 溝道長度電路的互連延遲： 線電阻（線尺寸、電阻率） 線電容（介電常數、面積）途徑：提高遷移率，如GeSi材料減小溝道長度互連的

37、類別：芯片內互連、芯片間互連 長線互連(Global) 中等線互連 短線互連(Local)門延遲時間與溝到長度的關系減小互連的途徑： 增加互連層數 增大互連線截面 Cu互連、Low K介質 多芯片模塊（MCM） 系統芯片（System on a chip）減小特征尺寸、提高集成度、Cu互連、系統優化設計、SOC集成電路芯片中金屬互連線所占的面積與電路規模的關系曲線 互連線寬與互連線延遲的關系互連技術與器件特征尺寸的縮小（資料來源：Solidstate Technology Oct.,1998）集成電路中的材料小結：Bipolar：基區(Base)，基區寬度Wb發射區(Emitter)收集區(C

38、ollector)NPN，PNP共發射極特性曲線放大倍數、特征頻率fT小結：MOS溝道區(Channel)，溝道長度L，溝道寬度W柵極(Gate)源區/源極(Source)漏區/漏極(Drain)NMOS、PMOS、CMOS閾值電壓Vt，擊穿電壓特性曲線、轉移特性曲線泄漏電流(截止電流)、驅動電流(導通電流)小結：器件結構雙極器件的縱向截面結構、俯視結構CMOS器件的縱向截面結構、俯視結構CMOS反相器的工作原理IC：有源器件、無源器件、隔離區、互連線、鈍化保護層作 業畫出CMOS反相器的截面圖和俯視圖畫出雙極晶體管的截面圖和俯視圖集成電路制造工藝 集成電路設計與制造的主要流程框架設計芯片檢測

39、單晶、外延材料掩膜版芯片制造過程封裝測試 系統需求集成電路的設計過程： 設計創意 + 仿真驗證集成電路芯片設計過程框架From 吉利久教授是功能要求行為設計（VHDL）行為仿真綜合、優化網表時序仿真布局布線版圖后仿真否是否否是Sing off設計業制造業芯片制造過程由氧化、淀積、離子注入或蒸發形成新的薄膜或膜層曝 光刻 蝕硅片測試和封裝用掩膜版重復20-30次AA集成電路制造工藝圖形轉換：將設計在掩膜版(類似于照相底片)上的圖形轉移到半導體單晶片上摻雜：根據設計的需要，將各種雜質摻雜在需要的位置上，形成晶體管、接觸等制膜：制作各種材料的薄膜圖形轉換：光刻光刻三要素：光刻膠、掩膜版和光刻機光刻膠

40、又叫光致抗蝕劑，它是由光敏化合物、基體樹脂和有機溶劑等混合而成的膠狀液體光刻膠受到特定波長光線的作用后，導致其化學結構發生變化，使光刻膠在某種特定溶液中的溶解特性改變正膠：分辨率高，在超大規模集成電路工藝中，一般只采用正膠負膠：分辨率差，適于加工線寬3m的線條正膠：曝光后可溶負膠：曝光后不可溶圖形轉換：光刻幾種常見的光刻方法接觸式光刻：分辨率較高，但是容易造成掩膜版和光刻膠膜的損傷。接近式曝光：在硅片和掩膜版之間有一個很小的間隙(1025m)，可以大大減小掩膜版的損傷，分辨率較低投影式曝光：利用透鏡或反射鏡將掩膜版上的圖形投影到襯底上的曝光方法，目前用的最多的曝光方式三種光刻方式光刻膠掩膜版光

41、學系統光源硅片接觸式接近式投影式圖形轉換：光刻超細線條光刻技術甚遠紫外線(EUV) 電子束光刻 X射線離子束光刻圖形轉換：刻蝕技術濕法刻蝕：利用液態化學試劑或溶液通過化學反應進行刻蝕的方法干法刻蝕：主要指利用低壓放電產生的等離子體中的離子或游離基(處于激發態的分子、原子及各種原子基團等)與材料發生化學反應或通過轟擊等物理作用而達到刻蝕的目的圖形轉換：刻蝕技術濕法腐蝕：濕法化學刻蝕在半導體工藝中有著廣泛應用：磨片、拋光、清洗、腐蝕優點是選擇性好、重復性好、生產效率高、設備簡單、成本低缺點是鉆蝕嚴重、對圖形的控制性較差干法刻蝕濺射與離子束銑蝕：通過高能惰性氣體離子的物理轟擊作用刻蝕，各向異性性好，

42、但選擇性較差等離子刻蝕(Plasma Etching)：利用放電產生的游離基與材料發生化學反應，形成揮發物，實現刻蝕。選擇性好、對襯底損傷較小，但各向異性較差反應離子刻蝕(Reactive Ion Etching，簡稱為RIE)：通過活性離子對襯底的物理轟擊和化學反應雙重作用刻蝕。具有濺射刻蝕和等離子刻蝕兩者的優點，同時兼有各向異性和選擇性好的優點。目前，RIE已成為VLSI工藝中應用最廣泛的主流刻蝕技術高密度等離子體源反應離子刻蝕(ECR、ICP)：化學物理作用結合 化學刻蝕基本反應式：M+YF(Plasma)MFxM+YCl(Plasma)MClxM+YBr(Plasma)MBrx 干法刻

43、蝕的特點：物理作用和化學作用相結合的過程刻蝕的各向異性性選擇刻蝕性 物理刻蝕的特點：各向異性好對被刻蝕材料適用性好選擇性差刻蝕速率低離子對表面損傷大化學刻蝕的特點：刻蝕速率高各向異性不好選擇性好離子損傷小對被刻蝕材料適用性差 化學物理刻蝕相結合：合理好的選擇性和對材料的適用性各向異性性好中等的離子損傷 Electron Cyclotron Resonance Plasma Etchers (ECR)在磁場存在的條件下，利用微波激發產生高密度的plasma。原理：電子在Lorentz力的作用下，產生回旋運動，當回旋頻率與微波頻率相同時，發生電子運動和電磁場的共振耦合，導致plasma高的離子化。

44、特點：電子被加速從plasma源中分離在Wafer方向產生負電勢離子通過單極擴散從源區進入Wafer加工室Wafer上加rf或dc偏壓來控制離子能量單極擴散和鏡象磁場作用使得plasma的均勻性受到限制，但可通過多極磁槽(bucket)得到改善 Inductively Coupled Plasma Etchers, ICP)在低壓力下可產生高密度的plasma源，同時離子流密度、能量等可獨立調節，而且較ECR簡單，符合ULSI技術的主流刻蝕技術的要求和發展方向 刻蝕技術的發展趨勢在刻蝕技術方面，將普遍使用由電感耦合(ICP)或電子回旋共振(ECR)方法形成的低壓、高密度的等離子體源作為反應刻蝕

45、劑。目前普遍采用的刻蝕氣體主要是鹵族基的刻蝕氣體，對環境有污染。從環境保護的角度，未來將發展環保型的干法刻蝕技術，即研究開發和采用對環境無害的刻蝕氣體，形成可以自行分解的對環境無害的刻蝕產物，對刻蝕技術發展的方向的新要求。雜質摻雜摻雜：將需要的雜質摻入特定的半導體區域中，以達到改變半導體電學性質，形成PN結、電阻、歐姆接觸磷(P)、砷(As) N型硅硼(B) P型硅摻雜工藝：擴散、離子注入擴 散替位式擴散：雜質離子占據硅原子的位：、族元素一般要在很高的溫度(9501280)下進行磷、硼、砷等在二氧化硅層中的擴散系數均遠小于在硅中的擴散系數，可以利用氧化層作為雜質擴散的掩蔽層間隙式擴散：雜質離子

46、位于晶格間隙：Na、K、Fe、Cu、Au 等元素擴散系數要比替位式擴散大67個數量級雜質橫向擴散示意圖固態源擴散：如B2O3、P2O5、BN等利用液態源進行擴散的裝置示意圖離子注入離子注入：將具有很高能量的雜質離子射入半導體襯底中的摻雜技術，摻雜深度由注入雜質離子的能量和質量決定，摻雜濃度由注入雜質離子的數目(劑量)決定 摻雜的均勻性好溫度低：小于600可以精確控制雜質分布可以注入各種各樣的元素橫向擴展比擴散要小得多。可以對化合物半導體進行摻雜離子注入系統的原理示意圖離子注入到無定形靶中的高斯分布情況退 火退火：也叫熱處理，集成電路工藝中所有的在氮氣等不活潑氣氛中進行的熱處理過程都可以稱為退火

47、激活雜質：使不在晶格位置上的離子運動到晶格位置，以便具有電活性，產生自由載流子，起到雜質的作用消除損傷退火方式：爐退火快速退火：脈沖激光法、掃描電子束、連續波激光、非相干寬帶頻光源(如鹵光燈、電弧燈、石墨加熱器、紅外設備等)氧化工藝氧化：制備SiO2層SiO2的性質及其作用SiO2是一種十分理想的電絕緣材料，它的化學性質非常穩定，室溫下它只與氫氟酸發生化學反應氧化硅層的主要作用在MOS電路中作為MOS器件的絕緣柵介質，器件的組成部分擴散時的掩蔽層，離子注入的(有時與光刻膠、Si3N4層一起使用)阻擋層作為集成電路的隔離介質材料作為電容器的絕緣介質材料作為多層金屬互連層之間的介質材料作為對器件和

48、電路進行鈍化的鈍化層材料SiO2的制備方法熱氧化法干氧氧化水蒸汽氧化濕氧氧化干氧濕氧干氧(簡稱干濕干)氧化法氫氧合成氧化化學氣相淀積法熱分解淀積法濺射法進行干氧和濕氧氧化的氧化爐示意圖化學汽相淀積(CVD)化學汽相淀積(Chemical Vapor Deposition)：通過氣態物質的化學反應在襯底上淀積一層薄膜材料的過程CVD技術特點：具有淀積溫度低、薄膜成分和厚度易于控制、均勻性和重復性好、臺階覆蓋優良、適用范圍廣、設備簡單等一系列優點CVD方法幾乎可以淀積集成電路工藝中所需要的各種薄膜，例如摻雜或不摻雜的SiO2、多晶硅、非晶硅、氮化硅、金屬(鎢、鉬)等化學汽相淀積(CVD)常壓化學汽

49、相淀積(APCVD)低壓化學汽相淀積(LPCVD)等離子增強化學汽相淀積(PECVD)APCVD反應器的結構示意圖 LPCVD反應器的結構示意圖平行板型PECVD反應器的結構示意圖化學汽相淀積(CVD)單晶硅的化學汽相淀積(外延)：一般地，將在單晶襯底上生長單晶材料的工藝叫做外延，生長有外延層的晶體片叫做外延片二氧化硅的化學汽相淀積：可以作為金屬化時的介質層，而且還可以作為離子注入或擴散的掩蔽膜，甚至還可以將摻磷、硼或砷的氧化物用作擴散源 低溫CVD氧化層：低于500中等溫度淀積：500800高溫淀積：900左右化學汽相淀積(CVD)多晶硅的化學汽相淀積：利用多晶硅替代金屬鋁作為MOS器件的柵

50、極是MOS集成電路技術的重大突破之一，它比利用金屬鋁作為柵極的MOS器件性能得到很大提高，而且采用多晶硅柵技術可以實現源漏區自對準離子注入，使MOS集成電路的集成度得到很大提高。氮化硅的化學汽相淀積：中等溫度(780820)的LPCVD或低溫(300) PECVD方法淀積物理氣相淀積(PVD)蒸發：在真空系統中，金屬原子獲得足夠的能量后便可以脫離金屬表面的束縛成為蒸汽原子，淀積在晶片上。按照能量來源的不同，有燈絲加熱蒸發和電子束蒸發兩種濺射：真空系統中充入惰性氣體，在高壓電場作用下，氣體放電形成的離子被強電場加速，轟擊靶材料，使靶原子逸出并被濺射到晶片上蒸發原理圖集成電路工藝圖形轉換：光刻：接

51、觸光刻、接近光刻、投影光刻、電子束光刻刻蝕：干法刻蝕、濕法刻蝕摻雜：離子注入 退火擴散制膜：氧化：干氧氧化、濕氧氧化等CVD：APCVD、LPCVD、PECVDPVD：蒸發、濺射作 業集成電路工藝主要分為哪幾大類，每一類中包括哪些主要工藝，并簡述各工藝的主要作用簡述光刻的工藝過程集成電路制造工藝 CMOS集成電路制造工藝形成N阱初始氧化淀積氮化硅層光刻1版，定義出N阱反應離子刻蝕氮化硅層N阱離子注入，注磷形成P阱去掉光刻膠在N阱區生長厚氧化層，其它區域被氮化硅層保護而不會被氧化去掉氮化硅層 P阱離子注入，注硼推阱去掉N阱區的氧化層退火驅入形成場隔離區生長一層薄氧化層淀積一層氮化硅光刻場隔離區，

52、非隔離區被光刻膠保護起來反應離子刻蝕氮化硅場區離子注入去膠熱生長厚的場氧化層去掉氮化硅層形成多晶硅柵 生長柵氧化層 淀積多晶硅離子注入：磷 光刻多晶硅柵 刻蝕多晶硅柵 形成硅化物淀積氧化層反應離子刻蝕氧化層，形成側壁氧化層淀積難熔金屬Ti或Co等低溫退火，形成C-47相的TiSi2或CoSi去掉氧化層上的沒有發生化學反應的Ti或Co高溫退火，形成低阻穩定的TiSi2或CoSi2形成N管源漏區光刻，利用光刻膠將PMOS區保護起來離子注入磷或砷，形成N管源漏區形成P管源漏區光刻，利用光刻膠將NMOS區保護起來離子注入硼，形成P管源漏區形成接觸孔 化學氣相淀積磷硅玻璃層退火和致密光刻接觸孔版反應離子

53、刻蝕磷硅玻璃，形成接觸孔形成第一層金屬淀積金屬鎢(W)，形成鎢塞形成第一層金屬淀積金屬層，如Al-Si、Al-Si-Cu合金等光刻第一層金屬版，定義出連線圖形反應離子刻蝕金屬層，形成互連圖形形成穿通接觸孔化學氣相淀積PETEOS通過化學機械拋光進行平坦化光刻穿通接觸孔版反應離子刻蝕絕緣層，形成穿通接觸孔形成第二層金屬淀積金屬層，如Al-Si、Al-Si-Cu合金等光刻第二層金屬版，定義出連線圖形反應離子刻蝕，形成第二層金屬互連圖形合金 形成鈍化層 在低溫條件下(小于300)淀積氮化硅 光刻鈍化版 刻蝕氮化硅，形成鈍化圖形測試、封裝，完成集成電路的制造工藝CMOS集成電路一般采用(100)晶向的

54、硅材料集成電路芯片的顯微照片雙極集成電路制造工藝制作埋層初始氧化，熱生長厚度約為5001000nm的氧化層光刻1#版(埋層版)，利用反應離子刻蝕技術將光刻窗口中的氧化層刻蝕掉，并去掉光刻膠進行大劑量As+注入并退火，形成n+埋層雙極集成電路工藝生長n型外延層利用HF腐蝕掉硅片表面的氧化層將硅片放入外延爐中進行外延，外延層的厚度和摻雜濃度一般由器件的用途決定形成橫向氧化物隔離區熱生長一層薄氧化層，厚度約50nm淀積一層氮化硅，厚度約100nm光刻2#版(場區隔離版形成橫向氧化物隔離區利用反應離子刻蝕技術將光刻窗口中的氮化硅層-氧化層以及一半的外延硅層刻蝕掉進行硼離子注入形成橫向氧化物隔離區去掉光

55、刻膠，把硅片放入氧化爐氧化，形成厚的場氧化層隔離區去掉氮化硅層形成基區光刻3#版(基區版)，利用光刻膠將收集區遮擋住，暴露出基區基區離子注入硼形成接觸孔：光刻4#版(基區接觸孔版)進行大劑量硼離子注入刻蝕掉接觸孔中的氧化層形成發射區光刻5#版(發射區版)，利用光刻膠將基極接觸孔保護起來，暴露出發射極和集電極接觸孔進行低能量、高劑量的砷離子注入，形成發射區和集電區金屬化淀積金屬，一般是鋁或Al-Si、Pt-Si合金等光刻6#版(連線版)，形成金屬互連線合金：使Al與接觸孔中的硅形成良好的歐姆接觸，一般是在450、N2-H2氣氛下處理2030分鐘形成鈍化層在低溫條件下(小于300)淀積氮化硅光刻7

56、#版(鈍化版)刻蝕氮化硅，形成鈍化圖形隔離技術PN結隔離場區隔離絕緣介質隔離溝槽隔離PN結隔離工藝絕緣介質隔離工藝LOCOS隔離工藝LOCOS隔離工藝溝槽隔離工藝接觸與互連Al是目前集成電路工藝中最常用的金屬互連材料, 但Al連線也存在一些比較嚴重的問題電遷移嚴重、電阻率偏高、淺結穿透等Cu連線工藝有望從根本上解決該問題IBM、Motorola等已經開發成功目前，互連線已經占到芯片總面積的7080%；且連線的寬度越來越窄，電流密度迅速增加幾個概念場區有源區柵結構材料Al-二氧化硅結構多晶硅-二氧化硅結構難熔金屬硅化物/多晶硅-二氧化硅結構Salicide工藝淀積多晶硅、刻蝕并形成側壁氧化層；淀

57、積Ti或Co等難熔金屬RTP并選擇腐蝕側壁氧化層上的金屬；最后形成Salicide結構集成電路封裝工藝流程集成電路芯片的顯微照片各種封裝類型示意圖 集成電路工藝小結前工序圖形轉換技術：主要包括光刻、刻蝕等技術薄膜制備技術：主要包括外延、氧化、化學氣相淀積、物理氣相淀積(如濺射、蒸發) 等摻雜技術：主要包括擴散和離子注入等技術 集成電路工藝小結后工序劃片封裝測試老化篩選 集成電路工藝小結輔助工序超凈廠房技術超純水、高純氣體制備技術光刻掩膜版制備技術材料準備技術作 業設計制備NMOSFET的工藝，并畫出流程圖寫一篇對本課程感想的小論文集成電路設計 集成電路設計與制造的主要流程框架設計芯片檢測單晶、

58、外延材料掩膜版芯片制造過程封裝測試系統需求 集成電路的設計過程: 設計創意 + 仿真驗證集成電路芯片設計過程框架From 吉利久教授是功能要求行為設計（VHDL）行為仿真綜合、優化網表時序仿真布局布線版圖后仿真否是否否是Sing off設計業引 言半導體器件物理基礎：包括PN結的物理機制、雙極管、MOS管的工作原理等 器件 小規模電路 大規模電路 超大規模電路 甚大規模電路電路的制備工藝：光刻、刻蝕、氧化、離子注入、擴散、化學氣相淀積、金屬蒸發或濺射、封裝等工序 集成電路設計：另一重要環節，最能反映人的能動性 結合具體的電路，具體的系統，設計出各種各樣的電路掌握正確的設計方法，可以以不變應萬變

59、，隨著電路規模的增大，計算機輔助設計手段在集成電路設計中起著越來越重要的作用引 言 什么是集成電路？(相對分立器件組成的電路而言) 把組成電路的元件、器件以及相互間的連線放在單個芯片上，整個電路就在這個芯片上，把這個芯片放到管殼中進行封裝，電路與外部的連接靠引腳完成。什么是集成電路設計？ 根據電路功能和性能的要求，在正確選擇系統配置、電路形式、器件結構、工藝方案和設計規則的情況下，盡量減小芯片面積，降低設計成本，縮短設計周期，以保證全局優化，設計出滿足要求的集成電路。 設計的基本過程 （舉例） 功能設計 邏輯和電路設計 版圖設計集成電路設計的最終輸出是掩膜版圖，通過制版和工藝流片可以得到所需的

60、集成電路。 設計與制備之間的接口：版圖主要內容 IC設計特點及設計信息描述 典型設計流程 典型的布圖設計方法及可測性設計技術設計特點和設計信息描述 設計特點(與分立電路相比) 對設計正確性提出更為嚴格的要求 測試問題 版圖設計：布局布線 分層分級設計(Hierarchical design)和模塊化設計 高度復雜電路系統的要求 什么是分層分級設計？ 將一個復雜的集成電路系統的設計問題分解為復雜性較低的設計級別，這個級別可以再分解到復雜性更低的設計級別；這樣的分解一直繼續到使最終的設計級別的復雜性足夠低，也就是說，能相當容易地由這一級設計出的單元逐級組織起復雜的系統。一般來說，級別越高，抽象程度