1、上下拉電阻的作用上下拉電阻：1、當TTL電路驅動COMS電路時，如果TTL電路輸出的高電平低于COMS電路的最低高 電平（一般為3.5V），這時就需要在TTL的輸出端接上拉電阻，以提高輸出高電平的值。2、OC門電路必須加上拉電阻，以提高輸出的搞電平值。3、為加大輸出引腳的驅動能力，有的單片機管腳上也常使用上拉電阻。4、在COMS芯片上，為了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉電阻產生 降低輸入阻抗，提供泄荷通路。5、芯片的管腳加上拉電阻來提高輸出電平，從而提高芯片輸入信號的噪聲容限增強抗干擾 能力。6、提高總線的抗電磁干擾能力。管腳懸空就比較容易接受外界的電磁干擾。7、長線傳輸中電

2、阻不匹配容易引起反射波干擾，加上下拉電阻是電阻匹配，有效的抑制反 射波干擾。上拉電阻阻值的選擇原則包括：1、從節約功耗及芯片的灌電流能力考慮應當足夠大；電阻大，電流小。2、從確保足夠的驅動電流考慮應當足夠小；電阻小，電流大。3、對于高速電路，過大的上拉電阻可能邊沿變平緩。綜合考慮以上三點,通常在1k到10k之間選取。對下拉電阻也有類似道理上下拉電阻：1、當TTL電路驅動COMS電路時，如果TTL電路輸出的高電平低于COMS電路的最低高電平（一般為3.5V），這時就需要在TTL的輸出端接上拉電阻，以提高輸出高電平的值。2、OC門電路必須加上拉電阻，以將開關輸出改成電平輸出。3、為加大輸出引腳的驅

3、動能力，有的單片機管腳上也常使用上拉電阻。4、在COMS芯片上，為了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉電阻產生降低輸入阻抗，提供泄荷通路。5、芯片的管腳加上拉電阻來提高輸出電平，從而提高芯片輸入信號的噪聲容限增強抗干擾 能力。6、提高總線的抗電磁干擾能力。管腳懸空就比較容易接受外界的電磁干擾。7、長線傳輸中電阻不匹配容易引起反射波干擾，加上下拉電阻是電阻匹配，有效的抑制反 射波干擾。上拉電阻阻值的選擇原則包括：1、從節約功耗及芯片的灌電流能力考慮應當足夠大；電阻大，電流小。2、從確保足夠的驅動電流考慮應當足夠小；電阻小，電流大。3、對于高速電路，過大的上拉電阻可能邊沿變平緩。綜合

4、考慮4、光耦的上拉電阻還要考慮電流足夠大，否則電流小了會影響信號傳輸以上三點,通常在1k到10k之間選取。對下拉電阻也有類似道理高速電路中的終端匹配阻抗也往往用上拉電阻來實現，這樣的上拉電阻一般阻值不很高，幾 十歐姆都有的想起之前深圳晶門電子筆試問到：上下拉電阻有什么用？對這個問題，平時沒有留意過，搞設計的時候都是照本宣科，沒有真正弄懂意思.當時不知 道是怎么答的，現在想來答的肯定不太正確.回來搜索了以下，得到以下一些信息：很多單片機開發的入門者，以及一些從事軟件開發的人，往往在開發單片機的時候遇到上拉 電阻、下拉電阻的概念卻又無法通過字面理解其中的含義。那么，什么叫上拉電阻和下拉電 阻呢？一

5、.定義：上拉電阻就是把不確定的信號通過一個電阻嵌位在高電平，此電阻還起到限流的作用。 同理，下拉電阻是把不確定的信號嵌位在低電平。上拉電阻是說的是器件的輸入電流，而下 拉說的則是輸出電流。那么在什么時候使用上、下拉電阻呢？ mcustudy網友作了以下總結。1、當TTL電路驅動COMS電路時，如果TTL電路輸出的高電平低于COMS電路的最低 高電平（一般為3.5V）， 這時就需要在TTL的輸出端接上拉電阻，以提高輸出高電平的 值。2、OC門電路必須加上拉電阻，以提高輸出的高電平值。3、為加大輸出引腳的驅動能力，有的單片機管腳上也常使用上拉電阻。4、在COMS芯片上，為了防止靜電造成損壞，不用的

6、管腳不能懸空，一般接上拉電阻產生降低輸入阻抗，提供泄荷通路。5、芯片的管腳加上拉電阻來提高輸出電平，從而提高芯片輸入信號的噪聲容限增強抗干擾 能力。6、提高總線的抗電磁干擾能力。管腳懸空就比較容易接受外界的電磁干擾。7、長線傳輸中電阻不匹配容易引起反射波干擾，加上下拉電阻是電阻匹配，有效的抑制反 射波干擾。選擇原則：上拉電阻阻值的選擇原則包括：1、從節約功耗及芯片的灌電流能力考慮應當足夠大；電阻大，電流小。2、從確保足夠的驅動電流考慮應當足夠小；電阻小，電流大。3、對于高速電路，過大的上拉電阻可能邊沿變平緩。綜合考慮以上三點,通常在1k到10k之間選取。對下拉電阻也有類似道理。對上拉電阻和下拉

7、電阻的選擇應結合開關管特性和下級電路的輸入特性進行設定，主要 需要考慮以下幾個因素：驅動能力與功耗的平衡。以上拉電阻為例，一般地說，上拉電阻越小，驅動能力越強， 但功耗越大，設計是應注意兩者之間的均衡。下級電路的驅動需求。同樣以上拉電阻為例，當輸出高電平時，開關管斷開，上拉電 阻應適當選擇以能夠向下級電路提供足夠的電流。高低電平的設定。不同電路的高低電平的門檻電平會有不同，電阻應適當設定以確保 能輸出正確的電平。以上拉電阻為例，當輸出低電平時，開關管導通，上拉電阻和開關管導 通電阻分壓值應確保在零電平門檻之下。頻率特性。以上拉電阻為例，上拉電阻和開關管漏源級之間的電容和下級電路之間的 輸入電容

8、會形成RC延遲，電阻越大，延遲越大。上拉電阻的設定應考慮電路在這方面的需 求。下拉電阻的設定的原則和上拉電阻是一樣的。OC門輸出高電平時是一個高阻態，其上拉電流要由上拉電阻來提供，設輸入端每端口 不大于100uA，設輸出口驅動電流約500uA，標準工作電壓是5V,輸入口的高低電平門限為 0.8V（低于此值為低電平）；2V（高電平門限值）。選上拉電阻時：500uAx 8.4K= 4.2即選大于8.4K時輸出端能下拉至0.8V以下，此為最小阻值，再小就拉不 下來了。如果輸出口驅動電流較大，則阻值可減小，保證下拉時能低于0.8V即可。當輸出高電平時，忽略管子的漏電流，兩輸入口需200uA,200uA

9、x15K=3V即上拉電阻壓 降為3V，輸出口可達到2V，此阻值為最大阻值，再大就拉不到2V 了。選10K可用。COMS 門的可參考74HC系列設計時管子的漏電流不可忽略，IO 口實際電流在不同電平下也是不同的，上述僅僅是原 理，一句話概括為：輸出高電平時要喂飽后面的輸入口，輸出低電平不要把輸出口喂撐了（否 則多余的電流喂給了級聯的輸入口，高于低電平門限值就不可靠了）在數字電路中不用的輸入腳都要接固定電平，通過1k電阻接高電平或接地。電阻作用：l接電組就是為了防止輸入端懸空l減弱外部電流對芯片產生的干擾l保護cmos內的保護二極管，一般電流不大于10mAl上拉和下拉、限流l 1.改變電平的電位，

10、常用在TTL-CMOS匹配在引腳懸空時有確定的狀態增加高電平輸出時的驅動能力。為OC門提供電流l那要看輸出口驅動的是什么器件，如果該器件需要高電壓的話，而輸出口的輸出電壓又不 夠，就需要加上拉電阻。l如果有上拉電阻那它的端口在默認值為高電平你要控制它必須用低電平才能控制如三態 門電路三極管的集電極，或二極管正極去控制把上拉電阻的電流拉下來成為低電平。反之， l尤其用在接口電路中，為了得到確定的電平，一般采用這種方法,以保證正確的電路狀態,以 免發生意外，比如，在電機控制中，逆變橋上下橋臂不能直通，如果它們都用同一個單片機來驅 動，必須設置初始狀態.防止直通！在數字電路中不用的輸入腳都要接固定電

11、平，通過1k電阻接高電平或接地。電阻作用：l接電組就是為了防止輸入端懸空l減弱外部電流對芯片產生的干擾l保護cmos內的保護二極管，一般電流不大于10mAl上拉和下拉、限流l 1.改變電平的電位，常用在TTL-CMOS匹配在引腳懸空時有確定的狀態增加高電平輸出時的驅動能力。為OC門提供電流l那要看輸出口驅動的是什么器件，如果該器件需要高電壓的話，而輸出口的輸出電壓又不 夠，就需要加上拉電阻。l如果有上拉電阻那它的端口在默認值為高電平你要控制它必須用低電平才能控制如三態 門電路三極管的集電極，或二極管正極去控制把上拉電阻的電流拉下來成為低電平。反之， l尤其用在接口電路中，為了得到確定的電平，一

12、般采用這種方法，以保證正確的電路狀態，以 免發生意外,比如,在電機控制中，逆變橋上下橋臂不能直通，如果它們都用同一個單片機來驅 動，必須設置初始狀態.防止直通！ 實際運用：A：如下圖的兩個Bias Resaitor電阻就是上拉電阻和下拉電阻。圖中，上部的一個 Bias Resaitor電阻因為是接地，因而叫做下拉電阻，意思是將電路節點A的電平向低方向（地） 拉；同樣，圖中，下部的一個Bias Resaitor電阻因為是電源（正），因而叫做上拉電阻，意 思是將電路節點A的電平向高方向（電源正）拉。當然，許多電路中上拉下拉電阻中間的 那個12k電阻是沒有的或者看不到的。我找來這個圖是RS-485/

13、RS-422總線上的，可以 一下子認識上拉下拉的意思。但許多電路只有一個上拉或下拉電阻，而且實際中，還是上拉 電阻的為多。上拉下拉電阻的主要作用是在電路驅動器關閉時給線路（節點）以一個固定的電平。1在RS-485總線中，它們的主要作用就是在線路所有驅動器都釋放總線時讓所有節點的 A- B端電壓在200mV或200mV以上（不考慮極性）。不然，如果接收器輸入端A和B間 的電平低于土200mV （絕對值小于200mV），接收器輸出的邏輯電平將被當作所傳輸數據的 末位而被接收起來，這樣顯然是極容易產生通訊錯誤的。2最容易見到的上拉電阻應當是NE555電路7腳作為輸出用的時候。實際上，它和一個三 極管

14、的C極或MOS管的D極有一個電阻接到電源+上是一樣道理的。它的作用就是：當 管子（晶體管或MOS管）輸入關斷電平時，C極或D極有一個高電平（空載時約等于電源 電壓）；當管子（晶體管或MOS管）輸入導通電平時，C極或D極將與電源地（一）接通， 因而有一個低電平。理想的應為0V，但因為管子有導通電阻，因而有一定的電壓，不同的 管子可能不一樣，相同的管子也可能因參數差異而小有差別，即便是真正的金屬接觸的電源 開關，也是有接觸電阻/導通壓降（雖然不同電流下壓降不同）的；僅僅就導通而言，對于 不同系列的集成電路來說，因為應用對象不同，導通后的輸出電壓有不同的規定，典型是 TTL電平和CMOS電平的不同。

15、這方面超過了本問題的內容，將日志里另外處理。/ /從IC（MOS工藝）的角度，分別就輸入/輸出引腳做一解釋：對芯片輸入管腳，若在系統板上懸空（未與任何輸出腳或驅動相接）是比較危險的.因為此 時很有可能輸入管腳內部電容電荷累積使之達到中間電平（比如1.5V）,而使得輸入緩沖器的 PMOS管和NMOS管同時導通，這樣一來就在電源和地之間形成直接通路，產生較大的漏電 流，時間一長就可能損壞芯片.并且因為處于中間電平會導致內部電路對其邏輯（0或1）判斷 混亂.接上上拉或下拉電阻后，內部點容相應被充（放）電至高（低）電平，內部緩沖器也只有 NMOS（PMOS）管導通，不會形成電源到地的直流通路.（至于防

16、止靜電造成損壞，因芯片管 腳設計中一般會加保護電路，反而無此必要）.對于輸出管腳：1）正常的輸出管腳（push-pull型），一般沒有必要接上拉或下拉電阻.2）OD或OC（漏極開路或集電極開路）型管腳，這種類型的管腳需要外接上拉電阻實現線與功能（此時多個輸出可直接相連.典型應用是: 系統板上多個芯片的INT（中斷信號）輸出直接相連，再接上一上拉電阻，然后輸入MCU的 INT引腳，實現中斷報警功能）.其工作原理是：在正常工作情況下，OD型管腳內部的NMOS管關閉，對外部而言其處于高阻狀態，外接上 拉電阻使輸出位于高電平（無效中斷狀態）；當有中斷需求時，OD型管腳內部的NMOS管接 通，因其導通電

17、阻遠遠小于上拉電阻，使輸出位于低電平（有效中斷狀態）.針對MOS電路 上下拉電阻阻值以幾十至幾百K為宜.上下拉電阻以前一直沒弄明白什么是上下拉電阻，為什么要用，現在明白了，給大家也看看這些資 料，應該一看就豁然開朗了吧！上下拉電阻：1、當TTL電路驅動COMS電路時，如果TTL電路輸出的高電平低于COMS電路的最 低高電平（一般為3.5V）， 這時就需要在TTL的輸出端接上拉電阻，以提高輸出高電平 的值。2、OC門電路必須加上拉電阻，以提高輸出的搞電平值。3、為加大輸出引腳的驅動能力，有的單片機管腳上也常使用上拉電阻。4、在COMS芯片上，為了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉電

18、阻 產生降低輸入阻抗，提供泄荷通路。5、芯片的管腳加上拉電阻來提高輸出電平，從而提高芯片輸入信號的噪聲容限增強抗 干擾能力。6、提高總線的抗電磁干擾能力。管腳懸空就比較容易接受外界的電磁干擾。7、長線傳輸中電阻不匹配容易引起反射波干擾，加上下拉電阻是電阻匹配，有效的抑 制反射波干擾。上拉電阻阻值的選擇原則包括：1、從節約功耗及芯片的灌電流能力考慮應當足夠大；電阻大，電流小。2、從確保足夠的驅動電流考慮應當足夠小；電阻小，電流大。3、對于高速電路，過大的上拉電阻可能邊沿變平緩。綜合考慮以上三點,通常在1k到10k之間選取。對下拉電阻也有類似道理上下拉電阻的總結一轉載上拉電阻：1、當TTL電路驅動

19、COMS電路時，如果TTL電路輸出的高電平低于COMS電路的最低高 電平（一般為3.5V），這時就需要在TTL的輸出端接上拉電阻，以提高輸出高電平的值。2、OC門電路必須加上拉電阻，才能使用。3、為加大輸出引腳的驅動能力，有的單片機管腳上也常使用上拉電阻。4、在COMS芯片上，為了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉電阻產生 降低輸入阻抗，提供泄荷通路。5、芯片的管腳加上拉電阻來提高輸出電平，從而提高芯片輸入信號的噪聲容限增強抗干擾 能力。6、提高總線的抗電磁干擾能力。管腳懸空就比較容易接受外界的電磁干擾。7、長線傳輸中電阻不匹配容易引起反射波干擾，加上下拉電阻是電阻匹配，有效的抑

20、制反 射波干擾。上拉電阻阻值的選擇原則包括：1、從節約功耗及芯片的灌電流能力考慮應當足夠大；電阻大，電流小。2、從確保足夠的驅動電流考慮應當足夠小；電阻小，電流大。3、對于高速電路，過大的上拉電阻可能邊沿變平緩。綜合考慮以上三點,通常在1k到10k之間選取。對下拉電阻也有類似道理對上拉電阻和下拉電阻的選擇應結合開關管特性和下級電路的輸入特性進行設定，主要需要 考慮以下幾個因素：驅動能力與功耗的平衡。以上拉電阻為例，一般地說，上拉電阻越小，驅動能力越強， 但功耗越大，設計是應注意兩者之間的均衡。下級電路的驅動需求。同樣以上拉電阻為例，當輸出高電平時，開關管斷開，上拉電阻 應適當選擇以能夠向下級電

21、路提供足夠的電流。高低電平的設定。不同電路的高低電平的門檻電平會有不同，電阻應適當設定以確保能 輸出正確的電平。以上拉電阻為例，當輸出低電平時，開關管導通，上拉電阻和開關管導通 電阻分壓值應確保在零電平門檻之下。頻率特性。以上拉電阻為例，上拉電阻和開關管漏源級之間的電容和下級電路之間的輸 入電容會形成RC延遲，電阻越大，延遲越大。上拉電阻的設定應考慮電路在這方面的需求。 下拉電阻的設定的原則和上拉電阻是一樣的。OC門輸出高電平時是一個高阻態，其上拉電流要由上拉電阻來提供，設輸入端每端口不大 于100uA，設輸出口驅動電流約500uA，標準工作電壓是5V，輸入口的高低電平門限為 0.8V（低于此

22、值為低電平）；2V（高電平門限值）。選上拉電阻時：500uAx 8.4K= 4.2即選大于8.4K時輸出端能下拉至0.8V以下，此為最小阻值，再小就拉不 下來了。如果輸出口驅動電流較大，則阻值可減小，保證下拉時能低于0.8V即可。當輸出高電平時，忽略管子的漏電流，兩輸入口需200uA200uA x15K=3V即上拉電阻壓降為3V，輸出口可達到2V，此阻值為最大阻值，再大就拉 不到2V 了。選10K可用。COMS門的可參考74HC系列設計時管子的漏電流不可忽略，IO 口實際電流在不同電平下也是不同的，上述僅僅是原理， 一句話概括為：輸出高電平時要喂飽后面的輸入口，輸出低電平不要把輸出口喂撐了（否

23、則 多余的電流喂給了級聯的輸入口，高于低電平門限值就不可靠了） 在數字電路中不用的輸入腳都要接固定電平，通過1k電阻接高電平或接地。電阻作用：l接電組就是為了防止輸入端懸空l減弱外部電流對芯片產生的干擾l保護cmos內的保護二極管，一般電流不大于10mAl上拉和下拉、限流l 1.改變電平的電位，常用在TTL-CMOS匹配在引腳懸空時有確定的狀態增加高電平輸出時的驅動能力。為OC門提供電流l那要看輸出口驅動的是什么器件，如果該器件需要高電壓的話，而輸出口的輸出電壓又不 夠，就需要加上拉電阻。l如果有上拉電阻那它的端口在默認值為高電平你要控制它必須用低電平才能控制如三態 門電路三極管的集電極，或二

24、極管正極去控制把上拉電阻的電流拉下來成為低電平。反之， l尤其用在接口電路中，為了得到確定的電平，一般采用這種方法,以保證正確的電路狀態,以 免發生意外,比如,在電機控制中，逆變橋上下橋臂不能直通，如果它們都用同一個單片機來驅 動，必須設置初始狀態.防止直通！2、定義：l上拉就是將不確定的信號通過一個電阻嵌位在高電平！電阻同時起限流作用！下拉同理！l上拉是對器件注入電流，下拉是輸出電流l弱強只是上拉電阻的阻值不同，沒有什么嚴格區分l對于非集電極（或漏極）開路輸出型電路（如普通門電路）提升電流和電壓的能力是有限 的，上拉電阻的功能主要是為集電極開路輸出型電路輸出電流通道。3、為什么要使用拉電阻：

25、l 一般作單鍵觸發使用時，如果IC本身沒有內接電阻，為了使單鍵維持在不被觸發的狀態 或是觸發后回到原狀態，必須在IC外部另接一電阻。l數字電路有三種狀態：高電平、低電平、和高阻狀態，有些應用場合不希望出現高阻狀態， 可以通過上拉電阻或下拉電阻的方式使處于穩定狀態，具體視設計要求而定！l 一般說的是I/O端口，有的可以設置，有的不可以設置，有的是內置，有的是需要外接， I/O端口的輸出類似與一個三極管的C，當C接通過一個電阻和電源連接在一起的時候，該 電阻成為上C拉電阻，也就是說，如果該端口正常時為高電平，C通過一個電阻和地連接 在一起的時候，該電阻稱為下拉電阻，使該端口平時為低電平，作用嗎：比

26、如：當一個接有上拉電阻的端口設為輸如狀態時，他的常態就為高電平，用于檢測低電平 的輸入。l上拉電阻是用來解決總線驅動能力不足時提供電流的。一般說法是拉電流，下拉電阻是用 來吸收電流的，也就是你同學說的灌電流電阻在選用時，選用經過計算后與標準值最相近的一個！P0為什么要上拉電阻原因有：P0 口片內無上拉電阻P0為I/O 口工作狀態時，上方FET被關斷，從而輸出腳浮空，因此P0用于輸出線時為開 漏輸出。由于片內無上拉電阻，上方FET又被關斷，P0輸出1時無法拉升端口電平。P0是雙向口，其它P1，P2，P3是準雙向口。不錯準雙向口是因為在讀外部數據時要先“準備”一下，為什么要準備一下呢？單片機在讀準

27、雙向口的端口時，現應給端口鎖存器賦1，目的是使FET關斷，不至于因片內 FET導通使端口鉗制在低電平。上下拉一般選10k！芯片的上拉/下拉電阻的作用最常見的用途是，假如有一個三態的門帶下一級門.如果直接把三態的輸出接在下一級的輸入 上,當三態的門為高阻態時，下一級的輸入就如同漂空一樣.可能引起邏輯的錯誤，對MOS電路 也許是有破壞性的.所以用電阻將下一級的輸入拉高或拉低,既不影響邏輯又保正輸入不會漂 空.改變電平的電位，常用在TTL-CMOS匹配；在引腳懸空時有確定的狀態；為OC門的輸 出提供電流；作為端接電阻；在試驗板上等于多了一個測試點，特別對板上表貼芯片多的 更好，免得割線；嵌位；上、下拉電阻的作用很多，比如抬高信號峰峰值，增強信號傳輸能力，防止信號遠距離傳 輸時的線上反射，調節信號電平級別等等！當然還有其他的作用了具體的應用方法要看在什 么場合，什么目的，至于參數更不能一概而定，要看電路