1、第6章 時(shí)序邏輯電路數(shù)字電子技術(shù)第第6 6章章 時(shí)序邏輯電路時(shí)序邏輯電路 龍翔第6章 時(shí)序邏輯電路時(shí)序電路邏輯功能上的特點(diǎn)時(shí)序電路邏輯功能上的特點(diǎn)：任意時(shí)刻的輸出不僅取決于該時(shí)刻的輸入，而與信號(hào)作用前電路原來(lái)的狀態(tài)有關(guān)。時(shí)序邏輯電路的框圖如圖6-1所示： 圖6-1 時(shí)序邏輯電路的框圖 第6章 時(shí)序邏輯電路1）時(shí)序邏輯電路是由組合邏輯電路和存儲(chǔ)電路兩部分組成，其中存儲(chǔ)電路必不可少。2）存儲(chǔ)電路的輸出和輸入信號(hào)共同確定時(shí)序電路的輸出。驅(qū)動(dòng)方程：狀態(tài)方程：輸出方程：這三個(gè)方程能夠全面描述一個(gè)時(shí)序電路的邏輯功能。)(),()(nnntttQXFY)(),()(nnntttQXGZ)(),()(nn1n

2、tttQZHQ第6章 時(shí)序邏輯電路直觀描述時(shí)序電路中全部狀態(tài)轉(zhuǎn)換關(guān)系的方法直觀描述時(shí)序電路中全部狀態(tài)轉(zhuǎn)換關(guān)系的方法：狀態(tài)轉(zhuǎn)換表、狀態(tài)轉(zhuǎn)換圖和時(shí)序圖。狀態(tài)轉(zhuǎn)換表的列寫(xiě)方法狀態(tài)轉(zhuǎn)換表的列寫(xiě)方法：任意設(shè)定電路的1組輸入變量取值和1種初態(tài)，代入該電路的狀態(tài)方程和輸出方程，得到電路的次態(tài)和輸出；以得到的次態(tài)作為新的初態(tài)，連同此時(shí)的輸入變量取值，再代入狀態(tài)方程和輸出方程，得到新的次態(tài)和輸出，直至將電路中全部狀態(tài)轉(zhuǎn)換關(guān)系全部列成表格即可。時(shí)序圖是在一系列時(shí)鐘脈沖的作用下，電路的狀態(tài)和輸出隨時(shí)間變化的波形圖。按照觸發(fā)器狀態(tài)翻轉(zhuǎn)先后可分為：同步時(shí)序電路和異步時(shí)序電路。按照輸出信號(hào)的特點(diǎn)不同可分為：摩爾型和米里型

3、。第6章 時(shí)序邏輯電路6.1 時(shí)序邏輯電路的分析方法時(shí)序邏輯電路的分析方法 6.1.1 同步時(shí)序邏輯電路的分析方法同步時(shí)序邏輯電路的分析方法同步時(shí)序邏輯電路的分析是已知同步時(shí)序邏輯電路的邏輯圖，找出其邏輯功能。分析步驟：1.寫(xiě)驅(qū)動(dòng)方程；2.寫(xiě)狀態(tài)方程；3.寫(xiě)輸出方程。第6章 時(shí)序邏輯電路例6-1試分析圖6-2所示時(shí)序邏輯電路的邏輯功能，要求寫(xiě)出驅(qū)動(dòng)方程、狀態(tài)方程和輸出方程；列出狀態(tài)轉(zhuǎn)換表；畫(huà)出狀態(tài)轉(zhuǎn)換圖；畫(huà)出時(shí)序圖；判斷電路能否自啟動(dòng)？第6章 時(shí)序邏輯電路解：該電路為1個(gè)摩爾型同步時(shí)序邏輯電路。寫(xiě)驅(qū)動(dòng)方程：寫(xiě)狀態(tài)方程：寫(xiě)輸出方程： QKQQJQKQQJKJ1321312312111QQQQQQ

4、QQQQQQQQn31n321n31n21n231n2111n1QQY31第6章 時(shí)序邏輯電路列出狀態(tài)轉(zhuǎn)換表：第6章 時(shí)序邏輯電路狀態(tài)轉(zhuǎn)換表的另一種形式：第6章 時(shí)序邏輯電路畫(huà)出狀態(tài)轉(zhuǎn)換圖： 第6章 時(shí)序邏輯電路畫(huà)時(shí)序圖：該電路能夠自啟動(dòng)。 第6章 時(shí)序邏輯電路第6章 時(shí)序邏輯電路n驅(qū)動(dòng)方程驅(qū)動(dòng)方程: n D0 = Q1 X + Q0 X + Q2 D1 = Q2 Q0 X + Q1 X + Q2 Q1 D2 = Q2 Q0 + Q0 X Yn狀態(tài)方程狀態(tài)方程:n Q0* = Q1 X + Q0 X + Q2 Q1* = Q2 Q0 X + Q1 X + Q2 Q1 Q2* = Q2 Q0 +

5、 Q0 X Y n輸出方程輸出方程:n Z1 = Q2 + Q1 + Q0 Z2 = Q2 Q1 + Q2 Q0 第6章 時(shí)序邏輯電路電路的狀態(tài)轉(zhuǎn)換表：電路的狀態(tài)轉(zhuǎn)換表：第6章 時(shí)序邏輯電路6.1.2 異步時(shí)序邏輯電路的分析方法異步時(shí)序邏輯電路的分析方法異步時(shí)序電路的分析步驟： 寫(xiě)時(shí)鐘方程； 寫(xiě)驅(qū)動(dòng)方程； 寫(xiě)狀態(tài)方程； 寫(xiě)輸出方程。第6章 時(shí)序邏輯電路例6-2試分析圖示時(shí)序邏輯電路的邏輯功能，列出狀態(tài)轉(zhuǎn)換表，并畫(huà)出狀態(tài)轉(zhuǎn)換圖。第6章 時(shí)序邏輯電路解：圖6-7所示電路為1個(gè)異步摩爾型時(shí)序邏輯電路。寫(xiě)時(shí)鐘方程：寫(xiě)驅(qū)動(dòng)方程：寫(xiě)狀態(tài)方程： CPCP00QCPCP031QCP12111132132213

6、100KQQJKJKQJKJ下降沿動(dòng)作）（下降沿動(dòng)作）（下降沿動(dòng)作）（下降沿動(dòng)作）（QQQQQQQQQQQQCPQQ0n3211n31n21n20n131n10n01n0第6章 時(shí)序邏輯電路列狀態(tài)轉(zhuǎn)換表： 第6章 時(shí)序邏輯電路畫(huà)狀態(tài)轉(zhuǎn)換圖：第6章 時(shí)序邏輯電路6.2 若干常用的時(shí)序邏輯電路若干常用的時(shí)序邏輯電路6.2.1寄存器寄存器1.基本寄存器圖6-2 雙2位寄存器74LS75的邏輯圖第6章 時(shí)序邏輯電路圖6-2所示為雙2位寄存器74LS75的邏輯圖。當(dāng) = 1時(shí)，送到數(shù)據(jù)輸入端的數(shù)據(jù)被存入寄存器，當(dāng) =0時(shí)，存入寄存器的數(shù)據(jù)將保持不變。如圖6-3所示為4位寄存器74LS175的邏輯圖。該寄

7、存器具有異步清零功能，當(dāng) =0時(shí)，觸發(fā)器全部清零；當(dāng) =1，出現(xiàn)上升沿時(shí)，送到數(shù)據(jù)輸入端的數(shù)據(jù)被存入寄存器，實(shí)現(xiàn)送數(shù)功能。由于此寄存器是由邊沿觸發(fā)器構(gòu)成，所以其抗干擾能力很強(qiáng)。CPACPARDRD第6章 時(shí)序邏輯電路圖6-3 4位寄存器74LS175的邏輯圖第6章 時(shí)序邏輯電路2. 移位寄存器移位寄存器不僅具有存儲(chǔ)的功能，而且還有移位功能，可以用于實(shí)現(xiàn)串、并行數(shù)據(jù)轉(zhuǎn)換。如圖5-4所示為4位移位寄存器的邏輯圖。 第6章 時(shí)序邏輯電路假設(shè)串行信號(hào)輸入端，依次輸入1011，并設(shè)初態(tài)為0，畫(huà)出電壓波形圖： 移位寄存器中代碼的移動(dòng)狀況：第6章 時(shí)序邏輯電路電壓波形圖：第6章 時(shí)序邏輯電路雙向移位寄存器7

8、4LS194A：第6章 時(shí)序邏輯電路第6章 時(shí)序邏輯電路74LS194A功能表：功能表：第6章 時(shí)序邏輯電路例：用兩片例：用兩片74LS194A構(gòu)造一個(gè)構(gòu)造一個(gè)8位雙向移位寄存器：位雙向移位寄存器：第6章 時(shí)序邏輯電路例6.3.1 是分析圖6.3.8所示電路的邏輯功能，并指出在圖6.3.9所示的時(shí)鐘信號(hào)及S1、S0狀態(tài)作用下，t4時(shí)刻以后，輸出Y與兩組并行輸入的二進(jìn)制數(shù)M、N在數(shù)值上的關(guān)系。假定M、N的狀態(tài)始終不變。第6章 時(shí)序邏輯電路電路波形圖：電路波形圖：第6章 時(shí)序邏輯電路6.2.2計(jì)數(shù)器計(jì)數(shù)器計(jì)數(shù)器計(jì)數(shù)器是能夠用來(lái)記錄輸入脈沖的個(gè)數(shù)的邏輯電路。 按照計(jì)數(shù)器中的各個(gè)觸發(fā)器狀態(tài)翻轉(zhuǎn)先后，可

9、分為同步計(jì)數(shù)器和異步計(jì)數(shù)器； 按照計(jì)數(shù)過(guò)程中，數(shù)字的增減可分為：加法計(jì)數(shù)器、減法計(jì)數(shù)器和可逆計(jì)數(shù)器； 按照計(jì)數(shù)過(guò)程中數(shù)字的編碼方式可分為：二進(jìn)制計(jì)數(shù)器和二-十進(jìn)制計(jì)數(shù)器等。 按照計(jì)數(shù)容量可分為：十進(jìn)制計(jì)數(shù)器、十六進(jìn)制計(jì)數(shù)器、六十進(jìn)制計(jì)數(shù)器等。第6章 時(shí)序邏輯電路1.同步計(jì)數(shù)器1)同步二進(jìn)制計(jì)數(shù)器第6章 時(shí)序邏輯電路寫(xiě)驅(qū)動(dòng)方程：寫(xiě)狀態(tài)方程：寫(xiě)輸出方程： QQQTQQTQTT01230120101QQQQQQQQQQQQQQ30121n32011n2101n101n0)()(QQQQC0123第6章 時(shí)序邏輯電路狀態(tài)轉(zhuǎn)換表：第6章 時(shí)序邏輯電路圖6-4 同步二進(jìn)制加法計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換圖第6章 時(shí)序

10、邏輯電路圖6-5 同步二進(jìn)制加法計(jì)數(shù)器的時(shí)序圖第6章 時(shí)序邏輯電路圖6-8 同步4位二進(jìn)制加法計(jì)數(shù)器74LS161的邏輯圖第6章 時(shí)序邏輯電路第6章 時(shí)序邏輯電路2) 時(shí)鐘同步減法計(jì)數(shù)器時(shí)鐘同步減法計(jì)數(shù)器第6章 時(shí)序邏輯電路3）同步二進(jìn)制加）同步二進(jìn)制加/減計(jì)數(shù)器減計(jì)數(shù)器74LS19111)-n,1,2,(i )/()/(01010TQDUQDUTijjijji同步同步16進(jìn)制加進(jìn)制加/減計(jì)數(shù)器減計(jì)數(shù)器74LS191功能表：功能表：第6章 時(shí)序邏輯電路4）同步十進(jìn)制計(jì)數(shù)器第6章 時(shí)序邏輯電路寫(xiě)驅(qū)動(dòng)方程：寫(xiě)狀態(tài)方程：寫(xiě)輸出方程： QQQQQTQQTQQTT03012301230101QQQQQQ

11、QQQQQQQQQQQQQQQQQQQQQQQ3030123030121n32012011n23011301n101n0)()(QQC03第6章 時(shí)序邏輯電路表6-2 同步十進(jìn)制加法計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換表 第6章 時(shí)序邏輯電路圖6-9 同步十進(jìn)制加法計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換圖第6章 時(shí)序邏輯電路同步十進(jìn)制加法計(jì)數(shù)器74LS160的邏輯圖： 第6章 時(shí)序邏輯電路第6章 時(shí)序邏輯電路異步計(jì)數(shù)器1）異步二進(jìn)制計(jì)數(shù)器圖6-10 異步3位二進(jìn)制加法計(jì)數(shù)器的邏輯圖第6章 時(shí)序邏輯電路該計(jì)數(shù)器在計(jì)數(shù)過(guò)程中是遞增計(jì)數(shù)的，且實(shí)現(xiàn)的是八進(jìn)制。 圖6-11 異步3位二進(jìn)制加法計(jì)數(shù)器的時(shí)序圖第6章 時(shí)序邏輯電路圖6-12 異步3

12、位二進(jìn)制減法計(jì)數(shù)器的邏輯圖第6章 時(shí)序邏輯電路該計(jì)數(shù)器在計(jì)數(shù)過(guò)程中是遞減計(jì)數(shù)的，且實(shí)現(xiàn)的是八進(jìn)制。 圖6-13 異步3位二進(jìn)制減法計(jì)數(shù)器的時(shí)序圖第6章 時(shí)序邏輯電路2）異步十進(jìn)制計(jì)數(shù)器圖6-14 異步十進(jìn)制加法計(jì)數(shù)器的邏輯圖 第6章 時(shí)序邏輯電路該計(jì)數(shù)器在計(jì)數(shù)過(guò)程中是遞增計(jì)數(shù)的，且實(shí)現(xiàn)的是十進(jìn)制。 圖6-15 異步十進(jìn)制加法計(jì)數(shù)器的時(shí)序圖第6章 時(shí)序邏輯電路二二-五五-十進(jìn)制異步計(jì)數(shù)器十進(jìn)制異步計(jì)數(shù)器74LS290:第6章 時(shí)序邏輯電路3任意進(jìn)制計(jì)數(shù)器的實(shí)現(xiàn)MN時(shí)：時(shí)： 這是必須用多片N進(jìn)制計(jì)數(shù)器組合起來(lái)。才能構(gòu)成M進(jìn)制計(jì)數(shù)器。各片之間的連接方法可以分為串行進(jìn)位、并行進(jìn)位、整體置零和整體置數(shù)方

13、式。例6.3.3 使用兩片同步十進(jìn)制計(jì)數(shù)器74LS160連接成百進(jìn)制計(jì)數(shù)器并行進(jìn)位方式第6章 時(shí)序邏輯電路串行進(jìn)位方式第6章 時(shí)序邏輯電路 當(dāng)當(dāng)M是大于是大于N的素?cái)?shù)時(shí)，不能分解成的素?cái)?shù)時(shí)，不能分解成N1和和N2的乘積，這時(shí)的乘積，這時(shí)就需要采用整體置零或置數(shù)方式就需要采用整體置零或置數(shù)方式例6.3.4 使用兩片同步十進(jìn)制計(jì)數(shù)器74LS160連接成29進(jìn)制計(jì)數(shù)器第6章 時(shí)序邏輯電路整體置數(shù)接法第6章 時(shí)序邏輯電路3.移位寄存器型計(jì)數(shù)器圖6-16 環(huán)形計(jì)數(shù)器的邏輯圖 第6章 時(shí)序邏輯電路寫(xiě)驅(qū)動(dòng)方程：寫(xiě)狀態(tài)方程：該電路不能自啟動(dòng)。QDQDQDQD23120130QDQQDQQDQQDQ21n331

14、1n2201n1131n00第6章 時(shí)序邏輯電路圖6-17環(huán)形計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換圖第6章 時(shí)序邏輯電路能自啟動(dòng)的環(huán)形計(jì)數(shù)器：能自啟動(dòng)的環(huán)形計(jì)數(shù)器：第6章 時(shí)序邏輯電路狀態(tài)方程：狀態(tài)方程：2*31*20*1210*0)(QQQQQQQQQQ第6章 時(shí)序邏輯電路狀態(tài)轉(zhuǎn)換圖：狀態(tài)轉(zhuǎn)換圖：第6章 時(shí)序邏輯電路5.2.3 順序脈沖發(fā)生器順序脈沖發(fā)生器順序脈沖發(fā)生器能夠產(chǎn)生一組在時(shí)間上有先后順序的脈沖，用這組脈沖去控制控制器產(chǎn)生各種控制信號(hào)，以便控制系統(tǒng)按照事先規(guī)定的順序進(jìn)行一系列操作，又稱(chēng)為節(jié)拍脈沖發(fā)生節(jié)拍脈沖發(fā)生器器。可由移位寄存器構(gòu)成，也可由計(jì)數(shù)器和譯碼器產(chǎn)生。 第6章 時(shí)序邏輯電路圖6-18由環(huán)形計(jì)

15、數(shù)器構(gòu)成的順序脈沖發(fā)生器的時(shí)序圖第6章 時(shí)序邏輯電路6.3 時(shí)序邏輯電路的設(shè)計(jì)方法時(shí)序邏輯電路的設(shè)計(jì)方法時(shí)序電路的設(shè)計(jì)是根據(jù)已知邏輯功能，設(shè)計(jì)出能夠?qū)崿F(xiàn)該邏輯功能的最簡(jiǎn)單的電路。設(shè)計(jì)步驟設(shè)計(jì)步驟： 1） 進(jìn)行邏輯抽象，得出原始的狀態(tài)轉(zhuǎn)換圖（1）根據(jù)給定的邏輯功能，確定輸入變量和輸出變量及電路的狀態(tài)數(shù)，并用相應(yīng)的字母表示。（2）定義輸入、輸出變量和電路的狀態(tài)，并對(duì)電路的狀態(tài)進(jìn)行編號(hào)。（3）畫(huà)出原始的狀態(tài)轉(zhuǎn)換圖或列出原始的狀態(tài)轉(zhuǎn)換表。2）狀態(tài)化簡(jiǎn)3） 狀態(tài)分配根據(jù)電路的狀態(tài)數(shù)確定所用觸發(fā)器數(shù)目所需滿足的式子： 22n1 -n M第6章 時(shí)序邏輯電路然后給電路的每一種狀態(tài)分配與之對(duì)應(yīng)的觸發(fā)器狀態(tài)組合

16、。4）確定觸發(fā)器的類(lèi)型，并求出電路的狀態(tài)方程、驅(qū)動(dòng)方程和輸出方程。確定觸發(fā)器類(lèi)型后，可根據(jù)實(shí)際的狀態(tài)轉(zhuǎn)換圖求出電路的狀態(tài)方程和輸出方程，進(jìn)而求出電路的驅(qū)動(dòng)方程。5）根據(jù)得到的驅(qū)動(dòng)方程和輸出方程，畫(huà)出相應(yīng)的邏輯圖。6) 判斷所設(shè)計(jì)的電路能否自啟動(dòng)。第6章 時(shí)序邏輯電路 例例6-6試設(shè)計(jì)一個(gè)帶進(jìn)位輸出端的同步六進(jìn)制計(jì)試設(shè)計(jì)一個(gè)帶進(jìn)位輸出端的同步六進(jìn)制計(jì)數(shù)器。數(shù)器。第6章 時(shí)序邏輯電路解：1)進(jìn)行邏輯抽象，得出原始的狀態(tài)轉(zhuǎn)換圖：2) 狀態(tài)化簡(jiǎn)該電路沒(méi)有等價(jià)狀態(tài)，不能再化簡(jiǎn)。3) 狀態(tài)分配第6章 時(shí)序邏輯電路4) 確定觸發(fā)器的類(lèi)型，并求出電路的狀態(tài)方程、驅(qū)動(dòng)方程和輸出方程。選用JK觸發(fā)器。 第6章 時(shí)

17、序邏輯電路圖5-19 次態(tài)和輸出卡諾圖第6章 時(shí)序邏輯電路圖6-20 分解的次態(tài)和輸出卡諾圖第6章 時(shí)序邏輯電路狀態(tài)方程：輸出方程： 驅(qū)動(dòng)方程： QQQQQQQQQQQQQQn01n0n1n0n1n0n21n1n2n0n2n0n11n2QQCn2n0100n01n0n21n02n0n12KJQKQQJQKQQJ5) 根據(jù)得到的驅(qū)動(dòng)方程和輸出方程，畫(huà)出相應(yīng)的邏輯圖：第6章 時(shí)序邏輯電路第6章 時(shí)序邏輯電路6) 判斷所設(shè)計(jì)的電路能否自啟動(dòng)畫(huà)出實(shí)際的狀態(tài)轉(zhuǎn)換圖：可以看出，該電路能夠自啟動(dòng)。第6章 時(shí)序邏輯電路n設(shè)計(jì)一個(gè)兩輸入時(shí)鐘同步狀態(tài)機(jī)設(shè)計(jì)一個(gè)兩輸入時(shí)鐘同步狀態(tài)機(jī),其輸入信號(hào)為其輸入信號(hào)為 A和和 B, 如果滿足以如果滿足以下條件，則輸出下條件，則輸出 Z=1 :n條件一：在兩個(gè)連續(xù)的時(shí)鐘周期內(nèi)條件一：在兩個(gè)連續(xù)的時(shí)鐘周期內(nèi)A輸入相同的值輸入相同的值, 或者或者n條件二：從條件一滿足的那一時(shí)刻開(kāi)始，輸入信號(hào)條件二：從條件一滿足的那一時(shí)刻開(kāi)始，輸入信號(hào)B 一直為一直為1. n否則否則, 輸出輸出Z= 0.第6章 時(shí)序邏輯電路